-
公开(公告)号：CN109601021B
公开(公告)日：2024-01-05
申请号：CN201780047080.8
申请日：2017-07-31
Applicant: 美光科技公司
Abstract: 一种形成存储器单元垂直串的方法包括形成包含包括垂直交替控制栅极材料及绝缘材料的第一交替层的下堆叠。上堆叠经形成于所述下堆叠上方，且包括第二交替层，所述第二交替层包括垂直交替控制栅极材料及绝缘材料，所述上堆叠具有立向延伸通过多个所述第二交替层的上开口。所述下堆叠包括立向延伸通过多个所述第一交替层且由阻塞材料阻塞的下开口。所述上开口的至少一部分立向于所述经阻塞下开口上方。阻塞所述下开口的所述阻塞材料经移除，以形成包括所述未经阻塞下开口及所述上开口的互连开口。电荷存储材料经沉积到所述互连开口中用于所述电荷存储结构，所述电荷存储结构用
-
公开(公告)号：CN109427732B
公开(公告)日：2022-11-29
申请号：CN201811005406.3
申请日：2018-08-30
Applicant: 美光科技公司
Abstract: 本公开涉及半导体装置和在裸片环之间包含导电互连件的半导体裸片。半导体装置包含半导体裸片，所述半导体裸片在半导体材料的衬底上方包括集成电路。第一裸片环包括至少部分地环绕所述集成电路的一或多种导电材料，所述一或多种导电材料包括从邻近所述衬底的表面处到所述半导体裸片的暴露表面的导电路径。第二裸片环包括导电材料且围绕所述第一裸片环安置。第一导电互连件将所述第一裸片环电连接到第二裸片环。公开相关半导体装置和半导体小片。
-
公开(公告)号：CN111063688B
公开(公告)日：2023-12-12
申请号：CN201910984475.1
申请日：2019-10-16
Applicant: 美光科技公司
Inventor： J·B·德胡特 , E·拜尔斯 , M·L·卡尔森 , I·V·恰雷 , D·法兹尔 , J·D·霍普金斯 , N·M·洛梅利 , E·纳尔逊 , J·D·彼得松 , D·帕夫洛珀罗斯 , P·泰萨里欧 , 徐丽芳
Abstract: 本申请案涉及存储器阵列及在形成存储器阵列时所使用的方法。一种在形成存储器阵列时所使用的方法包括：形成包括垂直交替的绝缘叠层与字线叠层的堆叠。所述堆叠在所述字线叠层上方包括绝缘体叠层。所述绝缘体叠层包括第一绝缘体材料，所述第一绝缘体材料包括硅、氮以及碳、氧、硼及磷中的一或多者。对所述第一绝缘体材料进行图案化以在所述绝缘体叠层中形成第一水平伸长的沟槽。在所述第一沟槽中沿着所述第一绝缘体材料的侧壁形成第二绝缘体材料。所述第二绝缘体材料具有与所述第一绝缘体材料的组合物不同的组合物且使所述第一沟槽变窄。在形成所述第二绝缘体材料之后，穿过所述绝缘叠层及所述字线叠层而形成第二水平伸长的沟槽。所述第二沟槽水平地沿着所述变窄的第一沟槽、横向介于所述第二绝缘体材料之间且位于所述第二绝缘体材料下方。在所述堆叠中形成
-
公开(公告)号：CN113924644A
公开(公告)日：2022-01-11
申请号：CN202080041691.3
申请日：2020-05-06
Applicant: 美光科技公司
IPC: H01L27/11519 , H01L21/02 , H01L21/28 , H01L21/311 , H01L21/3213 , H01L27/11526 , H01L27/11556 , H01L27/11565 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 一种用于形成包括存储器单元串及可操作直通阵列通孔(TAV)的存储器阵列的方法包括形成包括垂直交替的绝缘层级及导电层级的堆叠。所述堆叠包括TAV区及可操作存储器单元串区。所述TAV区包括间隔的可操作TAV区域。在所述堆叠中在所述可操作存储器单元串区中形成可操作通道材料串且在所述堆叠中在所述TAV区中在所述可操作TAV区域的横向外部且未在所述可操作TAV区域内形成虚设通道材料串。在所述TAV区中的所述间隔的可操作TAV区域中的个别者中形成可操作TAV。公开其它方法及独立于方法的结构。
-
公开(公告)号：CN117529110A
公开(公告)日：2024-02-06
申请号：CN202311590738.3
申请日：2019-10-16
Applicant: 美光科技公司
Inventor： J·B·德胡特 , E·拜尔斯 , M·L·卡尔森 , I·V·恰雷 , D·法兹尔 , J·D·霍普金斯 , N·M·洛梅利 , E·纳尔逊 , J·D·彼得松 , D·帕夫洛珀罗斯 , P·泰萨里欧 , 徐丽芳
Abstract: 本申请案涉及存储器阵列及在形成存储器阵列时所使用的方法。一种在形成存储器阵列时所使用的方法包括：形成包括垂直交替的绝缘叠层与字线叠层的堆叠。所述堆叠在所述字线叠层上方包括绝缘体叠层。所述绝缘体叠层包括第一绝缘体材料，所述第一绝缘体材料包括硅、氮以及碳、氧、硼及磷中的一或多者。对所述第一绝缘体材料进行图案化以在所述绝缘体叠层中形成第一水平伸长的沟槽。在所述第一沟槽中沿着所述第一绝缘体材料的侧壁形成第二绝缘体材料。所述第二绝缘体材料具有与所述第一绝缘体材料的组合物不同的组合物且使所述第一沟槽变窄。在形成所述第二绝缘体材料之后，穿过所述绝缘叠层及所述字线叠层而形成第二水平伸长的沟槽。
-
Patent Agency Ranking
公开(公告)号：CN109601021A
公开(公告)日：2019-04-09
申请号：CN201780047080.8
申请日：2017-07-31
Applicant: 美光科技公司
IPC: H01L27/11556 , H01L27/11524
Abstract: 一种形成存储器单元垂直串的方法包括形成包含包括垂直交替控制栅极材料及绝缘材料的第一交替层的下堆叠。上堆叠经形成于所述下堆叠上方，且包括第二交替层，所述第二交替层包括垂直交替控制栅极材料及绝缘材料，所述上堆叠具有立向延伸通过多个所述第二交替层的上开口。所述下堆叠包括立向延伸通过多个所述第一交替层且由阻塞材料阻塞的下开口。所述上开口的至少一部分立向于所述经阻塞下开口上方。阻塞所述下开口的所述阻塞材料经移除，以形成包括所述未经阻塞下开口及所述上开口的互连开口。电荷存储材料经沉积到所述互连开口中用于所述电荷存储结构，所述电荷存储结构用于所述垂直串的所述存储器单元，所述存储器单元在所述上堆叠及所述下堆叠中的每一者中，且此后穿隧绝缘体及通道材料经形成到所述互连开口中用于所述垂直串的所述存储器单元，所述存储器单元在所述上堆叠及所述下堆叠中的每一者中。揭示其它实施例，包含独立于方法的实施例。
-
公开(公告)号：CN116326237A
公开(公告)日：2023-06-23
申请号：CN202180066317.3
申请日：2021-09-03
Applicant: 美光科技公司
IPC: H10B43/50
Abstract: 微电子装置包含下部叠组和上部叠组，所述下部叠组和所述上部叠组各自包括堆叠结构，所述堆叠结构具有布置成叠层的绝缘结构和导电结构的竖直交替序列。柱的下部阵列延伸穿过所述下部叠组的所述堆叠结构，且柱的上部阵列延伸穿过所述上部叠组的所述堆叠结构。所述下部阵列中的所述柱沿着所述下部叠组与所述上部叠组之间的界面与所述上部阵列中的所述柱对准。至少在包括所述柱的基部的高程处，所述下部阵列中的所述柱的柱密度不同于所述上部阵列中的所述柱的柱密度，“柱密度”是相应阵列的每单位水平区域中的柱数目。还公开了相关方法和电子系统。
-
公开(公告)号：CN113711354A
公开(公告)日：2021-11-26
申请号：CN202080026181.9
申请日：2020-02-27
Applicant: 美光科技公司
IPC: H01L27/1157 , H01L27/11582 , H01L27/11575 , H01L29/792 , H01L29/66
Abstract: 一种用于形成包括存储器单元串的存储器阵列的方法包括形成包括具有垂直交替绝缘层级及字线层级的堆叠的构造。在所述堆叠上方的上部材料的最上部分中形成开口阵列，且所述开口包括沟道开口及虚设开口。在将所述沟道开口及所述虚设开口蚀刻到所述上部材料的下部部分中时，使用所述上部材料的至少所述最上部分作为掩模。所述沟道开口被蚀刻到所述绝缘及字线层级中。与所述虚设开口相比，所述沟道开口被蚀刻到所述构造中更深，且在所述蚀刻之后在所述沟道开口中形成沟道材料。公开独立于方法的结构。
-
公开(公告)号：CN111063688A
公开(公告)日：2020-04-24
申请号：CN201910984475.1
申请日：2019-10-16
Applicant: 美光科技公司
Inventor： J·B·德胡特 , E·拜尔斯 , M·L·卡尔森 , I·V·恰雷 , D·法兹尔 , J·D·霍普金斯 , N·M·洛梅利 , E·纳尔逊 , J·D·彼得松 , D·帕夫洛珀罗斯 , P·泰萨里欧 , 徐丽芳
IPC: H01L27/11524 , H01L27/11551 , H01L27/1157 , H01L27/11578
Abstract: 本申请案涉及存储器阵列及在形成存储器阵列时所使用的方法。一种在形成存储器阵列时所使用的方法包括：形成包括垂直交替的绝缘叠层与字线叠层的堆叠。所述堆叠在所述字线叠层上方包括绝缘体叠层。所述绝缘体叠层包括第一绝缘体材料，所述第一绝缘体材料包括硅、氮以及碳、氧、硼及磷中的一或多者。对所述第一绝缘体材料进行图案化以在所述绝缘体叠层中形成第一水平伸长的沟槽。在所述第一沟槽中沿着所述第一绝缘体材料的侧壁形成第二绝缘体材料。所述第二绝缘体材料具有与所述第一绝缘体材料的组合物不同的组合物且使所述第一沟槽变窄。在形成所述第二绝缘体材料之后，穿过所述绝缘叠层及所述字线叠层而形成第二水平伸长的沟槽。所述第二沟槽水平地沿着所述变窄的第一沟槽、横向介于所述第二绝缘体材料之间且位于所述第二绝缘体材料下方。在所述堆叠中形成竖向延伸的存储器单元串。本发明揭示独立于方法的结构。
-
公开(公告)号：CN109427732A
公开(公告)日：2019-03-05
申请号：CN201811005406.3
申请日：2018-08-30
Applicant: 美光科技公司
Abstract: 本公开涉及半导体装置和在裸片环之间包含导电互连件的半导体裸片。半导体装置包含半导体裸片，所述半导体裸片在半导体材料的衬底上方包括集成电路。第一裸片环包括至少部分地环绕所述集成电路的一或多种导电材料，所述一或多种导电材料包括从邻近所述衬底的表面处到所述半导体裸片的暴露表面的导电路径。第二裸片环包括导电材料且围绕所述第一裸片环安置。第一导电互连件将所述第一裸片环电连接到第二裸片环。公开相关半导体装置和半导体小片。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.026 seconds)
