-
公开(公告)号：CN113257834A
公开(公告)日：2021-08-13
申请号：CN202110163019.8
申请日：2021-02-05
Applicant: 美光科技公司
IPC: H01L27/11582 , H01L27/11568
Abstract: 本申请案涉及在层面结构之间包含层面间区域的微电子装置、及相关方法。一种形成微电子装置的方法包括：在层面间区域及第一层面结构中形成开口，所述第一层面结构包括第一绝缘材料与第二绝缘材料的交替层阶；在所述开口中形成第一牺牲材料；从所述层面间区域移除所述第一牺牲材料的一部分以暴露所述层面间区域中的所述第一绝缘材料及所述第二绝缘材料的侧壁；移除所述层面间区域中的所述第一绝缘材料及所述第二绝缘材料的一部分以在所述层面间区域中形成锥形侧壁；从所述开口移除所述第一牺牲材料的剩余部分；及在所述开口中形成至少一第二牺牲材料。揭示形成微电子装置的相关方法及相关微电子装置。
-
公开(公告)号：CN117529110A
公开(公告)日：2024-02-06
申请号：CN202311590738.3
申请日：2019-10-16
Applicant: 美光科技公司
Inventor： J·B·德胡特 , E·拜尔斯 , M·L·卡尔森 , I·V·恰雷 , D·法兹尔 , J·D·霍普金斯 , N·M·洛梅利 , E·纳尔逊 , J·D·彼得松 , D·帕夫洛珀罗斯 , P·泰萨里欧 , 徐丽芳
Abstract: 本申请案涉及存储器阵列及在形成存储器阵列时所使用的方法。一种在形成存储器阵列时所使用的方法包括：形成包括垂直交替的绝缘叠层与字线叠层的堆叠。所述堆叠在所述字线叠层上方包括绝缘体叠层。所述绝缘体叠层包括第一绝缘体材料，所述第一绝缘体材料包括硅、氮以及碳、氧、硼及磷中的一或多者。对所述第一绝缘体材料进行图案化以在所述绝缘体叠层中形成第一水平伸长的沟槽。在所述第一沟槽中沿着所述第一绝缘体材料的侧壁形成第二绝缘体材料。所述第二绝缘体材料具有与所述第一绝缘体材料的组合物不同的组合物且使所述第一沟槽变窄。在形成所述第二绝缘体材料之后，穿过所述绝缘叠层及所述字线叠层而形成第二水平伸长的沟槽。
-
公开(公告)号：CN116583114A
公开(公告)日：2023-08-11
申请号：CN202211658304.8
申请日：2022-12-22
Applicant: 美光科技公司
IPC: H10B80/00
Abstract: 本申请案涉及包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。一种存储器阵列包括存储器单元串。所述存储器阵列包括横向间隔的存储器块，所述存储器块个别地包括竖直堆叠，所述竖直堆叠包括导体层级之上的交替的绝缘层级与导电层级。存储器单元的沟道材料串构造延伸穿过所述绝缘层级及所述导电层级。所述沟道材料串构造的所述沟道材料直接电耦合到所述导体层级的导体材料。子结构材料在所述导体层级中且横向跨越所述沟道材料串构造中的多者的底部且横向地在所述底部之间横跨。所述子结构材料具有与所述导体材料的上部不同的成分。所述子结构材料包括横向向内锥形化而移动到所述导体层级中更深处的横向相对侧。公开其它实施例，包含方法。
-
公开(公告)号：CN113257834B
公开(公告)日：2024-08-02
申请号：CN202110163019.8
申请日：2021-02-05
Applicant: 美光科技公司
Abstract: 本申请案涉及在层面结构之间包含层面间区域的微电子装置、及相关方法。一种形成微电子装置的方法包括：在层面间区域及第一层面结构中形成开口，所述第一层面结构包括第一绝缘材料与第二绝缘材料的交替层阶；在所述开口中形成第一牺牲材料；从所述层面间区域移除所述第一牺牲材料的一部分以暴露所述层面间区域中的所述第一绝缘材料及所述第二绝缘材料的侧壁；移除所述层面间区域中的所述第一绝缘材料及所述第二绝缘材料的一部分以在所述层面间区域中形成锥形侧壁；从所述开口移除所述第一牺牲材料的剩余部分；及在所述开口中形成至少一第二牺牲材料。揭示形成微电子装置的相关方法及相关微电子装置。
-
公开(公告)号：CN113785395B
公开(公告)日：2024-05-10
申请号：CN202080032691.7
申请日：2020-04-03
Applicant: 美光科技公司
IPC: H10B43/27 , H10B43/10 , H10B43/35 , H01L21/768
Abstract: 一种用于形成存储器阵列的方法包括在衬底顶上形成导电层，其中所述导电层中包括开口。绝缘体层在所述导电层顶上形成，且所述绝缘体层包括向下延伸到所述导电层中的所述开口中的绝缘体材料。包括竖直交替的绝缘层和字线层的堆叠形成在所述绝缘体层上方。形成包括沟道材料的延伸穿过所述绝缘层和所述字线层的串。所述串的所述沟道材料直接电耦合到所述导电层中的导电材料。公开了与方法无关的结构。
-
Patent Agency Ranking
公开(公告)号：CN117641925A
公开(公告)日：2024-03-01
申请号：CN202311047444.6
申请日：2023-08-18
Applicant: 美光科技公司
Abstract: 本公开涉及包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括导体层面，其包括导体材料。横向隔开的存储器块个别地包括竖直堆叠，其包括在导体层面正上方的交替的绝缘层面及导电层面。存储器单元的沟道材料串延伸穿过绝缘层面及导电层面。沟道材料串中的个别者的沟道材料直接电耦合到导体层面的导体材料。中介材料横向地在存储器块中的横向紧邻者之间且纵向沿着存储器块中横向紧邻者。中介材料包括绝缘性材料。导体层面中的导体材料包括一对侧界面，其个别地在中介材料的相对侧中的一者上从导体层面的顶部向下延伸且个别地纵向沿着横向紧邻的存储器块延伸。
-
公开(公告)号：CN111063688B
公开(公告)日：2023-12-12
申请号：CN201910984475.1
申请日：2019-10-16
Applicant: 美光科技公司
Inventor： J·B·德胡特 , E·拜尔斯 , M·L·卡尔森 , I·V·恰雷 , D·法兹尔 , J·D·霍普金斯 , N·M·洛梅利 , E·纳尔逊 , J·D·彼得松 , D·帕夫洛珀罗斯 , P·泰萨里欧 , 徐丽芳
Abstract: 本申请案涉及存储器阵列及在形成存储器阵列时所使用的方法。一种在形成存储器阵列时所使用的方法包括：形成包括垂直交替的绝缘叠层与字线叠层的堆叠。所述堆叠在所述字线叠层上方包括绝缘体叠层。所述绝缘体叠层包括第一绝缘体材料，所述第一绝缘体材料包括硅、氮以及碳、氧、硼及磷中的一或多者。对所述第一绝缘体材料进行图案化以在所述绝缘体叠层中形成第一水平伸长的沟槽。在所述第一沟槽中沿着所述第一绝缘体材料的侧壁形成第二绝缘体材料。所述第二绝缘体材料具有与所述第一绝缘体材料的组合物不同的组合物且使所述第一沟槽变窄。在形成所述第二绝缘体材料之后，穿过所述绝缘叠层及所述字线叠层而形成第二水平伸长的沟槽。所述第二沟槽水平地沿着所述变窄的第一沟槽、横向介于所述第二绝缘体材料之间且位于所述第二绝缘体材料下方。在所述堆叠中形成
-
公开(公告)号：CN116367547A
公开(公告)日：2023-06-30
申请号：CN202211606353.7
申请日：2022-12-14
Applicant: 美光科技公司
Abstract: 本公开涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述存储器块个别地包括竖直堆叠，所述竖直堆叠包括导体层正上方交替的绝缘层和导电层。存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串。所述沟道材料串与所述导体层的导体材料直接电耦合。穿阵列通孔TAV区包括个别地延伸穿过所述绝缘层和所述导电层到所述导体层中的TAV构造。所述TAV构造中的个别TAV构造包括在下部部分正上方且与所述下部部分接合的上部部分。所述个别TAV构造在竖直横截面中包括所述上部部分与所述下部部分接合的至少一个外部折弯表面。公开了其它实施例，包含方法。
-
公开(公告)号：CN111048514A
公开(公告)日：2020-04-21
申请号：CN201910955875.X
申请日：2019-10-09
Applicant: 美光科技公司
IPC: H01L27/11524 , H01L27/11529 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11582
Abstract: 本申请涉及具有延伸穿过层堆叠的沟道开口或支柱的半导体装置和系统，以及形成方法。装置、系统和结构包含布置于层的一或多个层面中的材料的竖直交替层的堆叠。其中可形成沟道支柱的沟道开口延伸穿过所述堆叠。所述支柱包含横向延伸到所述沟道开口的“底切部分”中的“肩部部分”，所述底切部分沿着所述堆叠的所述层面中的至少一个的至少一下部层限定。
-
公开(公告)号：CN116058098A
公开(公告)日：2023-05-02
申请号：CN202180049880.X
申请日：2021-07-08
Applicant: 美光科技公司
Abstract: 一些实施例包含一种具有第一层面的集成组合件。所述第一层面具有与第一绝缘层级交替的第一存储器单元层级。第二层面在所述第一层面上方。所述第二层面具有与第二绝缘层级交替的第二存储器单元层级。单元材料柱穿过所述第一层面和所述第二层面。存储器单元沿着所述第一存储器单元层级和所述第二存储器单元层级且包含所述单元材料柱的区。中间层级在所述第一层面与所述第二层面之间。所述中间层级包含邻近所述单元材料柱的缓冲区。所述缓冲区包含不同于第一绝缘材料和第二绝缘材料且不同于第一导电区和第二导电区的组合物。一些实施例包含形成集成组合件的方法。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.036 seconds)
