包括具有存储器单元串的存储器阵列的集成电路及包含用于形成包括存储器单元串的存储器阵列的方法的方法

    公开(公告)号:CN117501825A

    公开(公告)日:2024-02-02

    申请号:CN202280042428.5

    申请日:2022-04-14

    Abstract: 一种包括具有存储器单元串的存储器阵列的集成电路包括个别地包括具有交错绝缘阶层及导电阶层的第一竖直堆叠的横向间隔存储器块。存储器单元串包括延伸穿过所述绝缘阶层及所述导电阶层的沟道材料串。所述导电阶层个别地包括水平伸长导电线。第二竖直堆叠位于所述第一竖直堆叠旁边。所述第二竖直堆叠包括上部及下部。所述上部包括相对于彼此为不同组合物的竖直交错第一阶层及第二绝缘阶层。所述下部包括上含多晶硅层、下含多晶硅层、竖直介于所述上与下含多晶硅层之间的中介材料层。上中间层竖直介于所述上含多晶硅层与所述中介材料层之间。下中间层竖直介于所述下含多晶硅层与所述中介材料层之间。所述下中间层及所述上中间层包括(a)、(b)及(c)中的至少一者,其中(a):氧化铪;(b):双层,其包括氮化硅且包括二氧化硅,二者相对于彼此竖直定位,相较于所述双层中的所述二氧化硅,所述双层中的所述氮化硅更接近所述中介材料层;及(c):SiOxNy,其中“x”及“y”中的每一者是所述SiOxNy中的Si、O及N的总和的1原子百分比到90原子百分比。还公开方法。

    存储器阵列及形成包括存储器单元串的存储器阵列的方法

    公开(公告)号:CN112652627B

    公开(公告)日:2024-01-09

    申请号:CN202011050056.X

    申请日:2020-09-29

    Abstract: 本申请案涉及存储器阵列及形成包括存储器单元串的存储器阵列的方法,方法包括形成包括垂直交替第一层及第二层的堆叠。使水平伸长沟槽形成到堆叠中以形成横向间隔存储器块区域。跨横向地在存储器块区域中的横向紧邻者之间且纵向地沿着横向紧邻者的沟槽形成桥材料。桥材料包括纵向交替第一及第二区域。使桥材料的第一区域不同于桥材料的第二区域而离子植入以在蚀刻过程中改变第一或第二区域中的一者相对于另一者的相对蚀刻速率。使第一及第二区域经受蚀刻过程以相对于第一及第二区域中的一者选择性地蚀除另一者以形成跨横向地在横向紧邻存储器块区域之间且沿着横向紧邻存储器块区域纵向间隔的沟槽延伸的桥。揭示独立于方法的其它实施例及结构。

    包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法

    公开(公告)号:CN116940118A

    公开(公告)日:2023-10-24

    申请号:CN202310277418.6

    申请日:2023-03-20

    Abstract: 本申请涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。一种用于形成包括存储器单元串的存储器阵列的方法包括直接在包括含硅材料的导体层上方形成包括竖直交替的第一层和第二层的堆叠。所述堆叠包括横向间隔开的存储器块区和阵列穿孔TAV区。所述堆叠在所述存储器块区中包括延伸穿过所述第一层和所述第二层的沟道材料串。所述堆叠在所述TAV区中包括延伸到所述导体层的所述含硅材料的TAV开口。使金属卤化物与所述含硅材料的所述硅反应以将所述金属卤化物的所述金属沉积在所述导体层中。在沉积所述金属之后,在所述TAV开口中直接抵靠所述所沉积金属形成导电材料,且由此在所述TAV开口中的个别者中形成包括所述导电材料和所述所沉积金属的TAV。公开了结构实施例。

    包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法

    公开(公告)号:CN116744684A

    公开(公告)日:2023-09-12

    申请号:CN202310033412.4

    申请日:2023-01-10

    Abstract: 本申请案涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法,其中所述方法包括形成分别包括竖直堆叠的存储器块,所述竖直堆叠包括交替的绝缘层面和导电层面。所述导电层面分别包括横向外边缘,所述横向外边缘包括水平地沿着其存储器块延伸的含钼金属导电材料。沟道材料串延伸穿过所述绝缘层面和所述导电层面。形成水平地沿着所述存储器块从所述横向外边缘横向向外延伸的导电或半导电材料中的至少一种,所述横向外边缘包括水平地沿着其存储器块延伸的含钼金属导电材料。形成水平地沿着所述存储器块从所述导电材料或半导电材料中的所述至少一种横向向外延伸的绝缘体材料,所述导电材料或半导电材料从包括所述含钼金属导电材料的所述横向外边缘横向向外。还公开了其它实施例,包含独立于方法的结构。

    集成式组合件和形成集成式组合件的方法

    公开(公告)号:CN114649342A

    公开(公告)日:2022-06-21

    申请号:CN202111526448.3

    申请日:2021-12-14

    Abstract: 本申请案涉及集成式组合件和形成集成式组合件的方法。一些实施例包含具有第一存储器区域、第二存储器区和处于所述第一存储器区和第二存储器区之间的中间区的集成式组合件。所述中间区具有邻近所述第一存储器区的第一边缘并且具有邻近所述第二存储器区的第二边缘。沟道材料柱布置于所述第一存储器区和第二存储器区内。导电柱布置于所述中间区内。经掺杂半导体材料处于所述中间区内并且被配置成具有沿着所述第一边缘的第一支脚区、沿着所述第二边缘的第二支脚区和与所述面板相邻的带状区的大体H形结构。一些实施例包含形成集成式组合件的方法。

Patent Agency Ranking