-
公开(公告)号：CN110034119B
公开(公告)日：2023-10-31
申请号：CN201811589039.6
申请日：2018-12-25
Applicant: 美光科技公司
Abstract: 本申请案涉及一种形成竖向延伸的存储器单元串的阵列的方法。所述方法包括直接在金属材料上面形成电耦合到所述金属材料的导电掺杂半导体材料。直接在所述导电掺杂半导体材料上面形成包括垂直交替绝缘层体及字线层体的堆叠。穿过所述堆叠形成到达所述导电掺杂半导体材料的水平伸长的沟槽。通过所述沟槽将所述导电掺杂半导体材料氧化以从其形成直接在金属材料上面的氧化物。提供竖向地沿着所述交替层体延伸的晶体管沟道材料。提供所述字线层体以包括具有对应于个别存储器单元的控制栅极区域的端子端部的控制栅极材料。电荷存储材料介于所述晶体管沟道材料与所述控制栅极区域之间。绝缘电荷通过材料介于所述晶体管沟道材料与所述电荷存储材料之间。电荷阻挡区域介于所述电荷存储材料与所述控制栅极区域中的个别者之间。
-
公开(公告)号：CN109994483A
公开(公告)日：2019-07-09
申请号：CN201811548148.3
申请日：2018-12-18
Applicant: 美光科技公司
IPC: H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582 , G11C16/04
Abstract: 一些实施例包含一种形成集成结构的方法。组合件被形成为包含交替第一和第二层的堆叠。所述第一层具有绝缘材料，且所述第二层具有水平延伸的空隙。所述组合件包含延伸通过所述堆叠的沟道材料结构。使第一含金属材料沉积在所述空隙内以部分地填充所述空隙。对所沉积的第一含金属材料进行蚀刻以从经部分填充的空隙内移除所述第一含金属材料中的一些。接着沉积第二含金属材料以填充所述空隙。
-
公开(公告)号：CN113795918B
公开(公告)日：2024-05-28
申请号：CN202080033542.2
申请日：2020-04-07
Applicant: 美光科技公司
IPC: H10B43/27 , H10B43/35 , H10B41/35 , H10B41/27 , H01L23/522 , H01L21/311
Abstract: 一种用于形成存储器阵列和导电阵列通孔(TAV)的方法包括形成包括竖直交替的绝缘层和字线层的堆叠。在所述堆叠上方形成包括水平伸长的沟槽开口和操作性TAV开口的掩模。通过所述掩模中的所述沟槽开口和所述操作性TAV开口对所述堆叠的未掩蔽部分进行蚀刻以在所述堆叠中形成水平伸长的沟槽开口且在所述堆叠中形成操作性TAV开口。在所述堆叠中的所述操作性TAV开口中形成导电材料以在所述堆叠中的所述操作性TAV开口中的个别者中形成个别操作性TAV。在所述堆叠中的所述沟槽开口中的个别者中形成字线介入结构。
-
公开(公告)号：CN109075166B
公开(公告)日：2023-03-28
申请号：CN201780024561.7
申请日：2017-04-17
Applicant: 美光科技公司
Inventor： J·B·德胡特 , 王非 , C·E·卡特 , I·拉博瑞安特 , J·D·霍普金斯 , K·舍罗特瑞 , R·迈耶 , V·沙马娜 , K·R·帕雷克 , M·C·罗伯茨 , M·帕克
Abstract: 一些实施例包含一种具有与介电层交替的竖直堆叠导电层的集成结构。所述导电层上方的层包含硅、氮以及碳、氧、硼与磷中的一或多者。在一些实施例中，所述竖直堆叠导电层是NAND存储器阵列内的字线层。一些实施例包含一种具有与介电层交替的竖直堆叠导电层的集成结构。竖直堆叠NAND存储器单元在存储器阵列区域内沿着所述导电层。阶梯区域紧接所述存储器阵列区域。所述阶梯区域具有与所述导电层一对一对应的电接触件。层在所述存储器阵列区域及所述阶梯区域上方。所述层包含硅、氮以及碳、氧、硼与磷中的一或多者。
-
公开(公告)号：CN113257830A
公开(公告)日：2021-08-13
申请号：CN202110135995.2
申请日：2021-02-01
Applicant: 美光科技公司
IPC: H01L27/1157 , H01L27/11565
Abstract: 本申请案涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。用于形成包括存储器单元串的存储器阵列的方法包括：在衬底上方形成包括竖直交替的第一层和第二层的堆叠。在所述堆叠中形成水平拉长的沟槽以形成横向间隔开的存储器块区。在所述沟槽中的个别沟槽的底部区中形成催化材料。将金属材料无电沉积到所述催化材料的催化表面上以个别地填充所述个别沟槽的至少大部分剩余体积。沟道材料串形成且延伸穿过所述第一层和所述第二层。公开了包含独立于方法的结构的其它实施例。
-
Patent Agency Ranking
公开(公告)号：CN115702607A
公开(公告)日：2023-02-14
申请号：CN202180043872.4
申请日：2021-05-19
Applicant: 美光科技公司
Abstract: 一种微电子装置包括：第一组阶层，所述第一组阶层的每一阶层包括导电材料及绝缘材料的交替层级且具有第一阶层间距；邻近于所述第一组阶层的第二组阶层，所述第二组阶层的每一阶层包括所述导电材料及所述绝缘材料的交替层级且具有小于所述第一阶层间距的第二阶层间距；邻近于所述第二组阶层的第三组阶层，所述第三组阶层的每一阶层包括所述导电材料及所述绝缘材料的交替层级且具有小于所述第二阶层间距的第三阶层间距；及存储器单元串，其延伸穿过所述第一组阶层、所述第二组阶层及所述第三组阶层。还描述了相关微电子装置、电子系统及方法。
-
公开(公告)号：CN112909006A
公开(公告)日：2021-06-04
申请号：CN202011177722.6
申请日：2020-10-29
Applicant: 美光科技公司
IPC: H01L27/11524 , H01L27/11551 , H01L27/1157 , H01L27/11578
Abstract: 本申请案涉及存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。一种用于形成存储器阵列的方法包括：形成衬底及堆叠，所述衬底包括包含上导体材料及下导体材料的导体层，所述堆叠包括所述导体层上方的垂直交替的第一层及第二层。穿过所述堆叠到所述上导体材料及所述下导体材料形成水平伸长的沟槽。所述上导体材料及下导体材料中的至少一者在所述沟槽中具有暴露的催化表面。将金属材料无电沉积到所述催化表面上以覆盖所述沟槽内的所述上导体材料及所述下导体材料。形成存储器单元的沟道材料串，且其延伸穿过所述第二层及所述第一层。本发明揭示包含独立于方法的结构的其它实施例。
-
公开(公告)号：CN111344864A
公开(公告)日：2020-06-26
申请号：CN201880073554.0
申请日：2018-12-03
Applicant: 美光科技公司
IPC: H01L27/11578 , H01L27/1157
Abstract: 一些实施例包括一种形成组件(例如，存储器阵列)的方法。通过交替的第一级和第二级的堆叠形成第一开口。第一级包含氮化硅，而第二级包含二氧化硅。用存储器单元结构代替第二级的一些二氧化硅。存储器单元结构包括与电荷阻挡区域相邻的电荷存储区域。在第一开口内形成隧穿材料，并且邻近隧穿材料形成沟道材料。穿过堆叠形成第二开口。第二开口延伸穿过二氧化硅的剩余部分，并延伸穿过氮化硅。去除二氧化硅的剩余部分以形成腔。在腔内形成导电区域。去除氮化硅以在导电区域之间形成空隙。一些实施例包括存储器阵列。
-
-
公开(公告)号：CN113795918A
公开(公告)日：2021-12-14
申请号：CN202080033542.2
申请日：2020-04-07
Applicant: 美光科技公司
IPC: H01L27/11582 , H01L27/1157 , H01L27/11524 , H01L27/11556 , H01L23/522 , H01L21/311
Abstract: 一种用于形成存储器阵列和导电阵列通孔(TAV)的方法包括形成包括竖直交替的绝缘层和字线层的堆叠。在所述堆叠上方形成包括水平伸长的沟槽开口和操作性TAV开口的掩模。通过所述掩模中的所述沟槽开口和所述操作性TAV开口对所述堆叠的未掩蔽部分进行蚀刻以在所述堆叠中形成水平伸长的沟槽开口且在所述堆叠中形成操作性TAV开口。在所述堆叠中的所述操作性TAV开口中形成导电材料以在所述堆叠中的所述操作性TAV开口中的个别者中形成个别操作性TAV。在所述堆叠中的所述沟槽开口中的个别者中形成字线介入结构。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.023 seconds)
