-
公开(公告)号:CN104835793B
公开(公告)日:2018-03-23
申请号:CN201510071815.3
申请日:2015-02-11
申请人: 精材科技股份有限公司
CPC分类号: H01L23/3185 , H01L23/3114 , H01L23/3178 , H01L23/525 , H01L24/03 , H01L24/05 , H01L24/06 , H01L24/94 , H01L29/0657 , H01L2224/0224 , H01L2224/02245 , H01L2224/02255 , H01L2224/0226 , H01L2224/02375 , H01L2224/02379 , H01L2224/0345 , H01L2224/03462 , H01L2224/03464 , H01L2224/0401 , H01L2224/04042 , H01L2224/05571 , H01L2224/05611 , H01L2224/05624 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/05669 , H01L2224/06165 , H01L2224/10135 , H01L2224/10145 , H01L2224/94 , H01L2224/03
摘要: 本发明提供一种晶片封装体及其制造方法,该晶片封装体包括:一半导体基底;一凹口,位于半导体基底内,其中半导体基底具有至少一间隔部,该至少一间隔部突出于凹口的一底部;以及一导线,设置于半导体基底上,且延伸至凹口内。本发明能够降低与导线电性连接的导电结构的高度,进而有效降低晶片封装体的整体尺寸,且可避免导线发生短路的问题,进而提升晶片封装体的可靠度。
-
公开(公告)号:CN104347538B
公开(公告)日:2018-02-16
申请号:CN201410355754.9
申请日:2014-07-24
申请人: 精材科技股份有限公司
CPC分类号: H01L23/3121 , H01L24/05 , H01L29/0657 , H01L2224/02371 , H01L2224/02379 , H01L2224/04042 , H01L2224/05548 , H01L2224/05567 , H01L2224/32145 , H01L2224/32227 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/73265 , H01L2924/10156 , H01L2924/181 , H01L2924/00014 , H01L2924/00012 , H01L2924/00
摘要: 本发明揭露一种晶片堆叠封装体及其制造方法,该晶片堆叠封装体包括:一装置基底,其具有一上表面、一下表面及一侧壁,装置基底包括邻近于上表面的一感测区或元件区及一信号接垫区、以及一浅凹槽结构沿着装置基底的侧壁自上表面朝下表面延伸;一重布线层电性连接信号接垫区且延伸至浅凹槽结构内;一第一基底设置于装置基底的下表面下方且位于装置基底与一第二基底之间;一接线的第一端点设置于浅凹槽结构内且电性连接重布线层,而第二端点与第一基底及/或第二基底电性连接。本发明能够提升的晶片堆叠封装体的感测区或元件区的敏感度,并缩小晶片堆叠封装体的尺寸,还可提升晶片堆叠封装体的品质。
-
公开(公告)号:CN103943641B
公开(公告)日:2017-03-01
申请号:CN201410022765.5
申请日:2014-01-17
申请人: 精材科技股份有限公司
IPC分类号: H01L27/146
CPC分类号: H01L31/02005 , H01L21/6836 , H01L21/76898 , H01L21/78 , H01L23/3114 , H01L23/3171 , H01L23/481 , H01L23/525 , H01L24/02 , H01L24/11 , H01L24/13 , H01L24/92 , H01L24/94 , H01L2221/68304 , H01L2221/68327 , H01L2221/6834 , H01L2221/68368 , H01L2221/68372 , H01L2221/68381 , H01L2224/02313 , H01L2224/02371 , H01L2224/02372 , H01L2224/0239 , H01L2224/0401 , H01L2224/11002 , H01L2224/11472 , H01L2224/1148 , H01L2224/13022 , H01L2224/13024 , H01L2224/131 , H01L2224/13111 , H01L2224/92 , H01L2224/94 , H01L2924/3511 , H01L2924/014 , H01L2924/01013 , H01L2924/01029 , H01L2924/01028 , H01L2924/00014 , H01L2224/0231 , H01L2224/11
摘要: 本发明提供一种半导体晶片封装体及其制造方法。上述半导体晶片封装体包含半导体晶片、多个孔洞、绝缘层、导电层以及封装层,其中,所述孔洞自半导体晶片的下表面朝上表面延伸,包含至少一个第一孔洞以及至少一个第二孔洞,而绝缘层自半导体晶片的下表面朝上表面延伸,部分的绝缘层位于所述孔洞之中。其中,绝缘层覆盖各第一孔洞的全部孔壁但仅覆盖各第二孔洞的一部分孔壁,导电层位于绝缘层之下且填满所述孔洞,而封装层位于导电层之下。本发明具有较小的半导体晶片封装体尺寸且接地贯孔的制作无须以独立的微影蚀刻制程制作,具有更低的制造成本。
-
公开(公告)号:CN105975114A
公开(公告)日:2016-09-28
申请号:CN201610124502.4
申请日:2016-03-04
申请人: 精材科技股份有限公司
CPC分类号: G06F3/044 , G06F2203/04103 , G06K9/00006 , H01L21/6835 , H01L21/76898 , H01L23/3114 , H01L23/481 , H01L2221/68327 , H01L2224/11 , G06F3/0416 , G06F3/0412
摘要: 本发明提供一种晶片尺寸等级的感测晶片封装体及其制造方法,该晶片尺寸等级的感测晶片封装体包括感测晶片、触板以及着色层。感测晶片具有相对的第一上表面与第一下表面,且包括:感测元件以及多个相邻该感测元件的导电垫,位于邻近该第一上表面处;多个硅通孔,位在第一下表面且露出其所对应的导电垫的表面;多个导电结构,设置于第一下表面;及一重布线层,位于第一下表面以及多个硅通孔内,用以分别连接每一导电垫以及每一导电结构。触板具有相对的第二上表面与第二下表面,且设置于感测晶片上。着色层位于感测晶片与触板之间。本发明不需要选择提高电容值所需要的高介质系数材料,由此降低了生产成本,且可使感测晶片封装模组的效率更高。
-
公开(公告)号:CN104835793A
公开(公告)日:2015-08-12
申请号:CN201510071815.3
申请日:2015-02-11
申请人: 精材科技股份有限公司
CPC分类号: H01L23/3185 , H01L23/3114 , H01L23/3178 , H01L23/525 , H01L24/03 , H01L24/05 , H01L24/06 , H01L24/94 , H01L29/0657 , H01L2224/0224 , H01L2224/02245 , H01L2224/02255 , H01L2224/0226 , H01L2224/02375 , H01L2224/02379 , H01L2224/0345 , H01L2224/03462 , H01L2224/03464 , H01L2224/0401 , H01L2224/04042 , H01L2224/05571 , H01L2224/05611 , H01L2224/05624 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/05669 , H01L2224/06165 , H01L2224/10135 , H01L2224/10145 , H01L2224/94 , H01L2224/03
摘要: 本发明提供一种晶片封装体及其制造方法,该晶片封装体包括:一半导体基底;一凹口,位于半导体基底内,其中半导体基底具有至少一间隔部,该至少一间隔部突出于凹口的一底部;以及一导线,设置于半导体基底上,且延伸至凹口内。本发明能够降低与导线电性连接的导电结构的高度,进而有效降低晶片封装体的整体尺寸,且可避免导线发生短路的问题,进而提升晶片封装体的可靠度。
-
公开(公告)号:CN102386197A
公开(公告)日:2012-03-21
申请号:CN201110250951.0
申请日:2011-08-26
申请人: 精材科技股份有限公司
IPC分类号: H01L27/146
CPC分类号: H01L31/1876 , H01L27/14618 , H01L27/14687 , H01L2224/13 , H01L2224/94
摘要: 一种影像感测晶片封装体及其形成方法,该方法包括:提供基底,该基底定义有多个预定切割道,所述预定切割道于该基底划分出多个元件区,所述元件区中分别形成有至少一元件;将支撑基板设置于该基底的第一表面上;于该支撑基板与该基底之间形成至少一间隔层,该间隔层与所述预定切割道重叠;于该基底的第二表面上形成封装层;于该基底的该第二表面上形成多个导电结构,所述导电结构分别电性连接至所述元件区中对应的元件;以及进行切割制程,该切割制程包括沿着所述预定切割道切割该支撑基板、该间隔层及该基底,使该支撑基板自该基底脱离,并使该基底分离成多个影像感测晶片封装体。本发明可缩减晶片封装体的尺寸且具有较佳的感光品质。
-
公开(公告)号:CN107039286A
公开(公告)日:2017-08-11
申请号:CN201610900645.X
申请日:2016-10-17
申请人: 精材科技股份有限公司
IPC分类号: H01L21/48 , H01L21/683 , H01L23/498 , G06K9/00
摘要: 本发明提供一种感测装置及其制造方法,该制造方法包括:提供一第一基底,第一基底具有一第一表面及与其相对的一第二表面,且一感测区邻近于第一表面;在第一表面上提供一暂时性盖板,以覆盖感测区;在第二表面上形成一重布线层,重布线层电性连接至感测区;在形成重布线层之后,去除暂时性盖板;在去除暂时性盖板之后,将第一基底接合至一第二基底及一盖板,使得第一基底位于第二基底与盖板之间;重布线层电性连接至第二基底;在第二基底与盖板之间填入一封胶层,以环绕第一基底。本发明提供了简化的制程,可有效降低制造成本及缩小感测装置的尺寸,且有利于提供感测装置平坦的感测表面。
-
公开(公告)号:CN104347576B
公开(公告)日:2017-06-09
申请号:CN201410355765.7
申请日:2014-07-24
申请人: 精材科技股份有限公司
IPC分类号: H01L23/498 , H01L23/31 , H01L21/56 , H01L21/60
CPC分类号: H01L23/3121 , H01L24/05 , H01L29/0657 , H01L2224/02371 , H01L2224/02379 , H01L2224/04042 , H01L2224/05548 , H01L2224/05567 , H01L2224/32145 , H01L2224/32227 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/73265 , H01L2924/10156 , H01L2924/181 , H01L2924/00014 , H01L2924/00012 , H01L2924/00
摘要: 本发明揭露一种晶片封装体及其制造方法,该晶片封装体包括:一晶片,晶片包括邻近于晶片的上表面的一感测区或元件区、以及位于感测区或元件区内且包括多个感测单元的一感测阵列;多个第一开口,位于晶片内,以对应地暴露出感测单元;多个导电延伸部,设置于第一开口内,且电性连接感测单元,并自第一开口延伸至晶片的上表面上方。本发明能够降低封装层的厚度,进而提升晶片封装体的感测灵敏度,且无需增加额外的制程步骤及制造成本。
-
公开(公告)号:CN103390601B
公开(公告)日:2016-09-14
申请号:CN201310165026.7
申请日:2013-05-07
申请人: 精材科技股份有限公司
IPC分类号: H01L23/488 , H01L21/683 , H01L21/78
CPC分类号: H01L23/49811 , B81B7/007 , B81B2207/092 , B81B2207/095 , H01L21/6836 , H01L21/76898 , H01L21/78 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L2221/68327 , H01L2221/6834 , H01L2221/68372 , H01L2224/02372 , H01L2224/0401 , H01L2224/05548 , H01L2224/05567 , H01L2224/13022 , H01L2224/13024 , H01L2224/13099 , H01L2224/94 , H01L2924/00014 , H01L2924/13091 , H01L2924/1461 , H01L2224/11 , H01L2224/03 , H01L2924/00 , H01L2224/05552
摘要: 本发明提供一种晶片封装体及其形成方法,该晶片封装体包括:一半导体基底,具有一第一表面及一第二表面;一元件区,形成于该半导体基底之中;一介电层,设置于该半导体基底的该第一表面上;一导电垫结构,位于该介电层之中,且电性连接该元件区,该导电垫结构包括多个导电垫层的堆叠结构;一支撑层,设置于该导电垫结构的一顶表面之上;以及一保护层,设置于该半导体基底的该第二表面上。本发明可避免晶片于封装制程中受损。
-
公开(公告)号:CN104347538A
公开(公告)日:2015-02-11
申请号:CN201410355754.9
申请日:2014-07-24
申请人: 精材科技股份有限公司
CPC分类号: H01L23/3121 , H01L24/05 , H01L29/0657 , H01L2224/02371 , H01L2224/02379 , H01L2224/04042 , H01L2224/05548 , H01L2224/05567 , H01L2224/32145 , H01L2224/32227 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/73265 , H01L2924/10156 , H01L2924/181 , H01L2924/00014 , H01L2924/00012 , H01L2924/00
摘要: 本发明揭露一种晶片堆叠封装体及其制造方法,该晶片堆叠封装体包括:一装置基底,其具有一上表面、一下表面及一侧壁,装置基底包括邻近于上表面的一感测区或元件区及一信号接垫区、以及一浅凹槽结构沿着装置基底的侧壁自上表面朝下表面延伸;一重布线层电性连接信号接垫区且延伸至浅凹槽结构内;一第一基底设置于装置基底的下表面下方且位于装置基底与一第二基底之间;一接线的第一端点设置于浅凹槽结构内且电性连接重布线层,而第二端点与第一基底及/或第二基底电性连接。本发明能够提升的晶片堆叠封装体的感测区或元件区的敏感度,并缩小晶片堆叠封装体的尺寸,还可提升晶片堆叠封装体的品质。
-
-
-
-
-
-
-
-
-