-
公开(公告)号：CN114511537B
公开(公告)日：2025-04-25
申请号：CN202210116221.X
申请日：2022-01-29
Applicant: 杭州电子科技大学
IPC: G06T7/00 , G06T7/11 , G06V10/25 , G06V10/764 , G06V10/774 , G06V10/82 , G06N3/0455 , G06N3/0464 , G06N3/08
Abstract: 本发明公开了一种深度融合学习的儿童脑部MRI脱髓鞘辅助分析方法，首先进行儿童脱髓鞘疾病数据预处理及数据集构建；然后深度融合学习脱髓鞘疾病辅助模型设计；通过构建的儿童脱髓鞘疾病数据集对深度融合学习脱髓鞘疾病辅助模型进行训练；最后通过训练好的深度融合学习脱髓鞘疾病辅助模型完成高信号白质分割图的获取与特征分类，通过可视化结果模型展示高信号白质分割图与特征分类标签。本发明方法不仅可以辅助医生进行临床诊断，而且可以大大提高图像标注的速率，这将极大缩短患者的确诊时间与确诊成本，使患者获得及时的治疗，缓解患者预后过程遗留的神经功能缺损，获得更好的预后效果。
-
-
公开(公告)号：CN115831749A
公开(公告)日：2023-03-21
申请号：CN202211293764.5
申请日：2022-10-21
Applicant: 电子科技大学长三角研究院(湖州)
IPC: H01L21/336 , H01L21/306
Abstract: 本发明专利涉及集成电路技术领域，尤其指一种高可靠性全包围栅MOSFET的制作方法。包括以下步骤，S1外延生长：在P+衬底上生长一层本征硅层；S2离子注入：在本征硅层的表面进行离子注入；S3退火；S4刻蚀：在P+衬底上的离子注入部分进行刻蚀；S5薄膜生长：在被刻蚀掉的部分进行薄膜生长SiO2层；S6淀积金属：在薄的SiO2层上，淀积金属，形成沟道。该结构能够直接通过改变刻蚀深度来控制器件的沟道长度，该制作方法工艺步骤更为简洁，提升了器件的可靠性。
-
公开(公告)号：CN114511537A
公开(公告)日：2022-05-17
申请号：CN202210116221.X
申请日：2022-01-29
Applicant: 杭州电子科技大学
IPC: G06T7/00 , G06T7/11 , G06V10/25 , G06V10/764 , G06V10/774 , G06V10/82 , G06N3/04 , G06N3/08 , G06K9/62
Abstract: 本发明公开了一种深度融合学习的儿童脑部MRI脱髓鞘辅助分析方法，首先进行儿童脱髓鞘疾病数据预处理及数据集构建；然后深度融合学习脱髓鞘疾病辅助模型设计；通过构建的儿童脱髓鞘疾病数据集对深度融合学习脱髓鞘疾病辅助模型进行训练；最后通过训练好的深度融合学习脱髓鞘疾病辅助模型完成高信号白质分割图的获取与特征分类，通过可视化结果模型展示高信号白质分割图与特征分类标签。本发明方法不仅可以辅助医生进行临床诊断，而且可以大大提高图像标注的速率，这将极大缩短患者的确诊时间与确诊成本，使患者获得及时的治疗，缓解患者预后过程遗留的神经功能缺损，获得更好的预后效果。
-
-
Patent Agency Ranking
公开(公告)号：CN116192150A
公开(公告)日：2023-05-30
申请号：CN202211424374.7
申请日：2022-11-15
Applicant: 电子科技大学长三角研究院(湖州)
IPC: H03M3/00
Abstract: 本发明提供了一种用于低频计量的斩波调制方法、斩波Sigma‑Delta调制器。通过获取低频信号并执行第一斩波调制，获取第一调制信号，并输入至放大器；放大器中的1/f噪声、失调电压叠加至第一调制信号，输出第一混合信号；对第一混合信号执行第二斩波调制，获取第二调制信号；第二调制信号包括低频部分以及高频部分，低频部分包括第一调制信号对应的低频信号，高频部分包括1/f噪声与失调电压经过第二斩波调制后的高频信号；对第二调制信号执行低通滤波，获取低频信号。相比于现有技术，一方面，通过两级斩波调制，消除调制器电路中的低频误差；另一方面，将Sigma‑Delta调制器共模抑制能力显著提高，从而提高调制器整体的转换精度。
-
公开(公告)号：CN116073796A
公开(公告)日：2023-05-05
申请号：CN202210795848.2
申请日：2022-07-07
Applicant: 电子科技大学长三角研究院(湖州)
IPC: H03K3/356 , H03K3/3565
Abstract: 本发明提供了一种具与非门逻辑的施密特触发器电路、方法及芯片，所述施密特触发器电路包括：第一输入节点A、第一PMOS管和第一NMOS管、第二输入节点B、施密特触发器和输出节点Y，所述第一PMOS管和第一NMOS管一端均与第二输入节点B连接，所述第一PMOS管同时连接施密特触发器和输出节点Y，所述第一NMOS管通过施密特触发器连接输出节点Y，所述第一输入节点A通过施密特触发器连接输出节点Y，本发明作为两输入与非门电路来使用时，解决了传统CMOS两输入与非门电路的电平转换响应时间较长和存在竞争‑冒险现象的问题；作为施密特触发器电路来使用时，具有传统施密特触发器电路的所有功能的同时多了一个复位信号控制端。
-
公开(公告)号：CN114677389A
公开(公告)日：2022-06-28
申请号：CN202210331876.9
申请日：2022-03-30
IPC: G06T7/11 , G06T7/00 , G06V10/774 , G06V10/778 , G06V10/72 , G06V10/82 , G06N3/04 , G06N3/08 , G06K9/62 , A61B5/055
Abstract: 本发明公开了一种深度半监督分割的儿童脑部MRI脱髓鞘病灶定位方法，首先进行数据集构建，然后构建分割模型，分割模型包括Student网络和Teacher网络两个部分；利用构建的数据集进行Student网络训练，并根据反向传播后的Student网络参数进行参数漂移得到Teacher网络参数；本发明方法针对性设计预处理方式，使得本发明对成像过程中可能出现的问题具有良好的补偿。利用图像增强、图像加噪声和半监督的方式，使得模型只需要少量的标注图像就能获得很好的分割性能，并对噪声和伪影获得良好的鲁棒性能，解决了标注过程存在的难度大、不准确、费时费力的问题。
-
公开(公告)号：CN115800962A
公开(公告)日：2023-03-14
申请号：CN202210794891.7
申请日：2022-07-07
Applicant: 电子科技大学长三角研究院(湖州)
IPC: H03K3/356 , H03K3/3565
Abstract: 本发明提供了一种具有或非门逻辑的施密特触发器电路、方法及芯片，包括第一输入节点A、第一PMOS管和第一NMOS管、第二输入节点B、施密特触发器和输出节点Y，第一PMOS管和第一NMOS管一端均与第二输入节点B连接，所述第一PMOS管另一端通过施密特触发器连接输出节点Y，所述第一NMOS管另一端同时连接施密特触发器和输出节点Y，所述第一输入节点A通过施密特触发器连接输出节点Y，本发明作为两输入或非门电路来使用时，解决了传统CMOS两输入或非门电路的电平转换响应时间较长和存在竞争‑冒险现象的问题；作为施密特触发器电路来使用时，具有传统施密特触发器电路的所有功能的同时多了一个复位信号控制端。
-
公开(公告)号：CN115206805A
公开(公告)日：2022-10-18
申请号：CN202210608161.3
申请日：2022-05-31
Applicant: 电子科技大学长三角研究院(湖州)
IPC: H01L21/336 , H01L29/423 , H01L29/10 , H01L23/552
Abstract: 本发明专利涉及集成电路技术领域，尤其指一种新型纳米墙NWaFET的制作及其验证方法。制作方法包括以下步骤：S1外延生长：首先在P型衬底上通过外延生长技术依次生长出具有一定厚度的外延层；S2刻蚀：将外延层多余的部分刻蚀除去；S3热氧化：通过热氧化工艺，生长SiO2；S4离子注入：在本征硅注入层上，通过离子注入工艺进行掺杂；S5再刻蚀：进一步刻蚀环形槽和矩形槽；S6淀积金属；验证方法包括以下步骤：S7版图设计与流片:设计相应宽长比的器件，并进行抽样测试；S8封装：对所设计的带有抗辐照结构器件的芯片进行PCB封装；S9辐照：将器件进行辐照测试。该方法可以有效抑制阈值电压Vth的漂移和关断电流Ioff的增加，提高抗TID效应能力。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.025 seconds)
