-
公开(公告)号：CN115016581B
公开(公告)日：2024-02-02
申请号：CN202210610222.X
申请日：2022-05-31
Applicant: 电子科技大学长三角研究院(湖州)
IPC: G05F1/56
Abstract: 本发明提供一种自带启动电路的带隙基准电路结构，涉及电子电路技术领域，能够采用正常接法的NPN三极管设计带隙基准源，结构简洁且低成本；该电路第一、第二MOS管G极连接，S极接电源；第二MOS管G极和D极连接；第一MOS管D极与第二三极管集电极连接，第二MOS管D极与第一三极管集电极连接，第一三极管和第二三极管基极连接；两三极管发射极之间串接第一电阻，第二三极管发射极串接第二电阻后接地；第三MOS管S极与第一三极管的基极连接，D极与电源端连接，G极与第一MOS管D极连接；两三极管的两基极连接点作为基准电压输出；第一、第二MOS管为PMOS管，第三MOS管为NMOS管。
-
公开(公告)号：CN114844757B
公开(公告)日：2023-11-24
申请号：CN202210174904.0
申请日：2022-02-24
Applicant: 电子科技大学长三角研究院(湖州)
IPC: H04L41/04 , H04L49/109 , H04L67/1074
Abstract: 本发明涉及计算机算法技术领域，尤其涉及一种面向分布式并行运算类算法的片上网络设计方法，根据片上网络分布式并行计算类算法，将该片上网络分为双层，包括单播网络和多播网络，单播网络实现各节点之间的点对点传播，将各运算节点所需的独立运算数据通过单播的形式传递给每一个运算节点；多播网络为面向分布式并行计算类算法的定制多播网络，用于向所有运算节点传输共有运算数据，通过单播网络和多播网络的结合实现网络中数据包的高效传输，通过设计面向分布式并行计算类算法的多播树状传输架构，在每个运算节点设置二向复制节点或接收节点，这种架构区别于传统多播片上网络中
-
公开(公告)号：CN116800667A
公开(公告)日：2023-09-22
申请号：CN202310745874.9
申请日：2023-06-21
Applicant: 电子科技大学长三角研究院(湖州)
Abstract: 本发明公开了一种适用于Mesh网络多播规划的直线斯坦纳树编解码方法，包括以下两个部分：P1.适用于Mesh网络多播规划的直线斯坦纳树编码方法；P2.适用于Mesh网络多播规划的直线斯坦纳树解码过程。本发明是立足于现有直线斯坦纳树编码方式无法适用于Mesh网络中多播树的构建的问题，提出通过搜索算法消除解码过程中可能出现的环，在几乎不增加编码开销的前提下，形成了一种适用于Mesh网络的直线斯坦纳树编解码方法，从而使Mesh网络中的多播规划也能够从拥有较好编码效果的现有编码方法中受益。
-
公开(公告)号：CN116757252A
公开(公告)日：2023-09-15
申请号：CN202310748552.X
申请日：2023-06-21
Applicant: 电子科技大学长三角研究院(湖州)
IPC: G06N3/0464 , G06N5/04 , G06F15/173 , G06F15/78
Abstract: 本发明公开了一种存算一体智能计算架构中的Concat算子简化处理方法，是立足于卷积神经网络中的Concat算子引入的数据拼接增大存算一体智能计算架构中的硬件开销和调度难度、可能造成通信瓶颈的问题，提出采用特殊的通道切分方式和通信连接规划方式根除由Concat算子引入的数据拼接，实现多路并行通信流规划，大幅减小了实际互连结构的硬件开销和调度难度，同时释放了由多路Concat数据引入的带宽压力，消除了通信瓶颈的隐患。
-
公开(公告)号：CN116089060A
公开(公告)日：2023-05-09
申请号：CN202211488523.6
申请日：2022-11-25
Applicant: 电子科技大学长三角研究院(湖州)
IPC: G06F9/50
Abstract: 本发明属于内存功耗预测技术领域，公开了一种基于3D‑NUMA架构的内存功耗预测方法。本发明进行内存功耗预测时，考虑了计算机架构的现今情况以及未来的发展趋势，基于3D‑NUMA架构提出了一种内存功耗预测方法。以memory bank的访问率为输入，memory bank的功耗为输出，在二者之间建立memory bank的功率模型。基于NUMA的Non‑Uniform Access(非一致性访问)，根据core访问不同距离的memory bank时，其访问延迟不同的特性，可以依据其访问延迟以及memory bank和core的电压和频率来修正得到新的访问率，进而通过功率模型来预测新的memory bank的功耗。
-
Patent Agency Ranking
公开(公告)号：CN115794584A
公开(公告)日：2023-03-14
申请号：CN202211487635.X
申请日：2022-11-24
Applicant: 电子科技大学长三角研究院(湖州)
IPC: G06F11/34 , G06F11/30 , G06N3/0455 , G06N3/047 , G06N3/08
Abstract: 本发明属于芯片温度预测领域，公开了一种基于Transformer的芯片全片温度分布预测方法、系统及介质，包括时序信息编码模块、Transformer神经网络训练模块、模型准确性验证模块；时序信息编码模块用于获取所述性能计数和温度传感器温度数据，并对其时序数据和位置信息进行编码；Transformer神经网络训练模块用于根据输入序列对未来芯片温度进行预测；模型准确性验证模块用于对预测结果和温度仿真器的仿真结果进行比较，符合预期则输出温度分布预测模型，反之则调整训练参数重新训练。本发明既能对芯片全片温度进行预测，并给出芯片未来指定时刻对温度分布，又能辅助动态温度管理在芯片未达到温度阈值时主动进行温度控制，减少因超温而被迫降低工作频率的性能损失。
-
公开(公告)号：CN115719303A
公开(公告)日：2023-02-28
申请号：CN202211486574.5
申请日：2022-11-24
Applicant: 电子科技大学长三角研究院(湖州)
IPC: G06T1/40 , G06N3/0475 , G06N3/082 , G06V10/77 , G06V10/82
Abstract: 本发明属于GPU热稳定性领域，公开了一种基于GAN网络的GPU全片温度分布估计方法，数据集的构建；GAN网络结构构建；模型训练与优化，最终需要达到生成模型速度和网络精度的平衡，为后续热管理过程提供实时可靠的芯片温度分布数据。本发明具有所提出的GPU温度分布估计方法能较好的平衡精度和速度，可以在GPU实时系统中运行。
-
公开(公告)号：CN115565882A
公开(公告)日：2023-01-03
申请号：CN202211054589.4
申请日：2022-08-31
Applicant: 电子科技大学长三角研究院(湖州)
IPC: H01L21/336 , H01L29/10 , H01L29/423
Abstract: 本发明专利涉及集成电路技术技术领域，尤其指一种具有四个端口的全包栅器件的制作方法。制作方法包括以下步骤：S1外延生长：首先在N+衬底上通过外延生长技术依次生长N‑外延层和P+外延层、本征硅层；S2刻蚀：将N‑外延层、P+外延层和本征硅层刻蚀除去多余部分；S3热氧化：刻蚀的部分通过热氧化工艺，生长SiO2层；S4离子注入：在本征硅层上通过离子注入工艺进行N‑区的掺杂形成N‑源区，再对N‑源区进行N+区的掺杂，形成N+源区；S5再刻蚀：在Si02层的区域进行刻蚀，得到环形槽、矩形槽和圆柱形槽。S6淀积金属：在环形槽、矩形槽和圆柱形槽淀积金属。该方法能够增强器件的抗TID效应，同时可以根据实际的电路情况对源极和衬底施加不同的电位。
-
公开(公告)号：CN115021425A
公开(公告)日：2022-09-06
申请号：CN202210623330.0
申请日：2022-06-02
Applicant: 电子科技大学长三角研究院(湖州)
Abstract: 本发明涉及电气工程领域技术领域，具体为一种具有频率跟踪和桥臂功率检测的无线电能传输系统，一种具有频率跟踪和桥臂功率检测的无线电能传输系统，包括采用磁耦合谐振方式进行无线电传输，利用锁相环控制系统实现频率跟踪和通过电阻采样系统对桥臂功率进行检测，所述锁相环控制系统包括锁相环模块、控制电路模块、高频逆变器和谐振网络，本发明通过闭环控制可实现频率跟踪，始终保持高效传输；通过对谐振网络的电流检测也可以获得电流峰值信息，以此调整高频逆变器的输出功率，防止开关管过热损坏；采用锁相环电路进行频率跟踪可以降低相位检测电路和控制电路的成本。
-
公开(公告)号：CN115016581A
公开(公告)日：2022-09-06
申请号：CN202210610222.X
申请日：2022-05-31
Applicant: 电子科技大学长三角研究院(湖州)
IPC: G05F1/56
Abstract: 本发明提供一种自带启动电路的带隙基准电路结构，涉及电子电路技术领域，能够采用正常接法的NPN三极管设计带隙基准源，结构简洁且低成本；该电路第一、第二MOS管G极连接，S极接电源；第二MOS管G极和D极连接；第一MOS管D极与第二三极管集电极连接，第二MOS管D极与第一三极管集电极连接，第一三极管和第二三极管基极连接；两三极管发射极之间串接第一电阻，第二三极管发射极串接第二电阻后接地；第三MOS管S极与第一三极管的基极连接，D极与电源端连接，G极与第一MOS管D极连接；两三极管的两基极连接点作为基准电压输出；第一、第二MOS管为PMOS管，第三MOS管为NMOS管。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.035 seconds)
