公开(公告)号：CN115206805A

公开(公告)日：2022-10-18

申请号：CN202210608161.3

申请日：2022-05-31

Applicant: 电子科技大学长三角研究院(湖州)

Inventor： 廖永波 ,  冯珂 ,  刘仰猛 ,  刘玉婷 ,  徐璐 ,  路远 ,  黄乐天

IPC: H01L21/336 ,  H01L29/423 ,  H01L29/10 ,  H01L23/552

Abstract: 本发明专利涉及集成电路技术领域，尤其指一种新型纳米墙NWaFET的制作及其验证方法。制作方法包括以下步骤：S1外延生长：首先在P型衬底上通过外延生长技术依次生长出具有一定厚度的外延层；S2刻蚀：将外延层多余的部分刻蚀除去；S3热氧化：通过热氧化工艺，生长SiO2；S4离子注入：在本征硅注入层上，通过离子注入工艺进行掺杂；S5再刻蚀：进一步刻蚀环形槽和矩形槽；S6淀积金属；验证方法包括以下步骤：S7版图设计与流片:设计相应宽长比的器件，并进行抽样测试；S8封装：对所设计的带有抗辐照结构器件的芯片进行PCB封装；S9辐照：将器件进行辐照测试。该方法可以有效抑制阈值电压Vth的漂移和关断电流Ioff的增加，提高抗TID效应能力。

公开(公告)号：CN115101414A

公开(公告)日：2022-09-23

申请号：CN202210610220.0

申请日：2022-05-31

Applicant: 电子科技大学长三角研究院(湖州)

Inventor： 廖永波 ,  冯珂 ,  刘仰猛 ,  刘玉婷 ,  徐璐 ,  路远 ,  黄乐天

IPC: H01L21/336 ,  H01L29/423

Abstract: 本发明专利涉及集成电路技术领域，尤其指一种双栅氧化层PES‑LDMOS的制作方法，包括以下步骤：S1：在P型衬底上进行离子注入；S2：离子注入形成P+区、N+源区、N+漏区；S3：通过刻蚀工艺，将多余部分进行刻蚀；S4：进行SiO2生长；S5：在沟道区上方生长栅介质层；S6：在栅介质层的上方淀积金属形成栅电极。该方法减少了沟道上方栅介质层中的固定空穴电荷，减弱了其对电子的吸引能力，从而减小了阈值电压Vth偏移量；其次沟道的P+区域，也可以有效抑制STI中寄生沟道的形成，抑制了泄漏电流路径，减小了关断电流Ioff。