公开(公告)号：CN113871382A

公开(公告)日：2021-12-31

申请号：CN202111112784.3

申请日：2021-09-23

Applicant: 电子科技大学

Inventor： 刘志伟 ,  王同宇 ,  熊宣淋 ,  侯伶俐 ,  杜飞波 ,  宋文强 ,  韩傲然 ,  张钰鑫 ,  李洁翎

IPC: H01L27/02

Abstract: 本发明属于静电释放(ESD)保护器件设计领域，具体提供一种优化ESD防护性能的DCSCR器件，用以满足先进工艺下的集成电路对ESD防护的低触发电压、高灵敏度、低寄生电容、小面积等要求。本发明通过对传统DCSCR器件结构改进，通过将N型阱区内的N型重掺杂区设置到P型重掺杂区的上下方(垂直方向(Y轴)依次排布)，将P型阱内的P型重掺杂区设置到N型重掺杂区的上下方，大大减小了二极管的宽度，有效缩小了二极管的面积；并且，通过将DCSCR的触发二极管在原有位置中嵌入到SCR触发路径有源区的上下方，缩短了SCR的导通路径，减小了导通电阻、寄生电容，提升了开启速度；综上，本发明在不降低ESD防护能力的前提下，实现了器件面积的减小与器件性能的提升。

公开(公告)号：CN112947282B

公开(公告)日：2023-06-20

申请号：CN202110249782.2

申请日：2021-03-08

Applicant: 电子科技大学

Inventor： 廖永波 ,  邹佳瑞 ,  李平 ,  冯轲 ,  侯伶俐 ,  熊宣淋 ,  刘玉婷 ,  徐璐 ,  刘仰猛

IPC: G05B19/05

Abstract: 本发明提供一种新型低功耗电源门控FPGA的隔离单元结构，通过相关的隔离单元设计达到有效管理电源关断模块的输出信号的目的，为其输出信号的管理提供更多的可能性。所述基于电源门控技术的新型隔离单元结构具有功能多样性、转换时间短、电压补偿等优点，可通过配置选择开启或关断可编程逻辑模块，有效降低FPGA的静态功耗，同时，本设计可应用于任何逻辑模块，适用范围广泛。

公开(公告)号：CN113871382B

公开(公告)日：2023-05-09

申请号：CN202111112784.3

申请日：2021-09-23

Applicant: 电子科技大学

Inventor： 刘志伟 ,  王同宇 ,  熊宣淋 ,  侯伶俐 ,  杜飞波 ,  宋文强 ,  韩傲然 ,  张钰鑫 ,  李洁翎

IPC: H01L27/02

Abstract: 本发明属于静电释放(ESD)保护器件设计领域，具体提供一种优化ESD防护性能的DCSCR器件，用以满足先进工艺下的集成电路对ESD防护的低触发电压、高灵敏度、低寄生电容、小面积等要求。本发明通过对传统DCSCR器件结构改进，通过将N型阱区内的N型重掺杂区设置到P型重掺杂区的上下方(垂直方向(Y轴)依次排布)，将P型阱内的P型重掺杂区设置到N型重掺杂区的上下方，大大减小了二极管的宽度，有效缩小了二极管的面积；并且，通过将DCSCR的触发二极管在原有位置中嵌入到SCR触发路径有源区的上下方，缩短了SCR的导通路径，减小了导通电阻、寄生电容，提升了开启速度；综上，本发明在不降低ESD防护能力的前提下，实现了器件面积的减小与器件性能的提升。

公开(公告)号：CN112947282A

公开(公告)日：2021-06-11

申请号：CN202110249782.2

申请日：2021-03-08

Applicant: 电子科技大学

Inventor： 廖永波 ,  邹佳瑞 ,  李平 ,  冯轲 ,  侯伶俐 ,  熊宣淋 ,  刘玉婷 ,  徐璐 ,  刘仰猛

IPC: G05B19/05

Abstract: 本发明提供一种新型低功耗电源门控FPGA的隔离单元结构，通过相关的隔离单元设计达到有效管理电源关断模块的输出信号的目的，为其输出信号的管理提供更多的可能性。所述基于电源门控技术的新型隔离单元结构具有功能多样性、转换时间短、电压补偿等优点，可通过配置选择开启或关断可编程逻辑模块，有效降低FPGA的静态功耗，同时，本设计可应用于任何逻辑模块，适用范围广泛。

公开(公告)号：CN101686052A

公开(公告)日：2010-03-31

申请号：CN200910058329.2

申请日：2009-02-13

Applicant: 电子科技大学 ,  成都华微电子系统有限公司

Inventor： 李文昌 ,  谢小东 ,  熊宣淋 ,  王蚕英 ,  胡勇强 ,  李熏隆

IPC: H03K19/177

Abstract: FPGA转成结构化ASIC的方法，涉及集成电路技术。本发明将SRAM型FPGA中的IO单元去除配置SRAM，作为结构化ASIC的IO单元；将SRAM型FPGA中的CLB去除配置SRAM，作为结构化ASIC的逻辑单元；逻辑单元之间，以及逻辑单元与IO单元之间的互联线为定制的金属连线；通过前述步骤形成结构化ASIC。本发明的有益效果是，能够在FPGA的开发平台上完成结构化ASIC的开发工作，从而大大的提高了开发效率，降低了结构化ASIC的开发成本。

公开(公告)号：CN113033138B

公开(公告)日：2023-03-24

申请号：CN202110255116.X

申请日：2021-03-08

Applicant: 电子科技大学

Inventor： 廖永波 ,  邹佳瑞 ,  李平 ,  冯轲 ,  刘玉婷 ,  徐璐 ,  刘仰猛 ,  侯伶俐 ,  熊宣淋

IPC: G06F30/39

Abstract: 本发明提供一种基于反熔丝器件控制的电源门控技术的新型FPGA结构，通过电源门控的设计达到提高芯片良率、降低FPGA芯片制造成本以及降低FPGA的静态功耗的目的。其中电源门控技术中的电源开关器件的“开启”和“关断”采用反熔丝电路进行控制。这种控制电路具有上下电顺序可控，提高芯片成品率的优势。

公开(公告)号：CN113033138A

公开(公告)日：2021-06-25

申请号：CN202110255116.X

申请日：2021-03-08

Applicant: 电子科技大学

Inventor： 廖永波 ,  邹佳瑞 ,  李平 ,  冯轲 ,  刘玉婷 ,  徐璐 ,  刘仰猛 ,  侯伶俐 ,  熊宣淋

IPC: G06F30/39

Abstract: 本发明提供一种基于反熔丝器件控制的电源门控技术的新型FPGA结构，通过电源门控的设计达到提高芯片良率、降低FPGA芯片制造成本以及降低FPGA的静态功耗的目的。其中电源门控技术中的电源开关器件的“开启”和“关断”采用反熔丝电路进行控制。这种控制电路具有上下电顺序可控，提高芯片成品率的优势。