一种半导体结构及其热测试方法
    1.
    发明公开

    公开(公告)号:CN119890190A

    公开(公告)日:2025-04-25

    申请号:CN202510077269.8

    申请日:2025-01-16

    Abstract: 本公开实施例提供了一种半导体结构及其热测试方法;其中,半导体结构包括:器件层,以及分别位于器件层沿第一方向两侧的第一测试层和第二测试层;其中,第一测试层中至少设置有第一加热导线,第一加热导线用于提供第一热量;第二测试层中至少设置有第一检测导线,第一检测导线在第一加热导线上的正投影位于第一加热导线所在的区域范围内,第一检测导线用于根据接收的热量确定器件层的热阻。

    封装结构及其制造方法
    2.
    发明公开

    公开(公告)号:CN119545940A

    公开(公告)日:2025-02-28

    申请号:CN202411587156.4

    申请日:2024-11-07

    Abstract: 本公开提供了一种封装结构及其制造方法,该封装结构包括:封装体,包括向上开口的容纳腔;芯片,位于容纳腔中;芯片的表面具有感光区域;透光盖板,位于芯片上方;透光盖板与容纳腔的内壁之间的空间构成第一槽;第一槽用于容置粘接透光盖板和封装体的胶体;阻挡结构,位于芯片与透光盖板之间并位于感光区域的外侧;阻挡结构的顶部与透光盖板接触;阻挡结构用于阻挡胶体进入感光区域。

    半导体封装结构及其制备方法
    3.
    发明公开

    公开(公告)号:CN119967889A

    公开(公告)日:2025-05-09

    申请号:CN202510112409.0

    申请日:2025-01-23

    Abstract: 本公开提供了一种半导体封装结构及其制备方法,所述半导体封装结构包括沿第一方向依次堆叠排布的第一半导体结构、第二半导体结构和焊盘引出层;其中,所述第一半导体结构包括器件层;所述第二半导体结构包括半导体层和至少一个电容结构;所述电容结构包括第一极板、第二极板和位于所述第一极板与所述第二极板之间的介电层;所述第一极板包括多个沿所述第一方向贯穿所述半导体层的第一部分和位于所述第一部分与所述焊盘引出层之间的第二部分;一个所述第二部分与一个所述第一部分连接;所述第二部分和所述器件层的第一端均与所述焊盘引出层中的第一焊盘耦接;所述第二极板和所述器件层的第二端均与所述焊盘引出层中的第二焊盘耦接。

    半导体器件及其制造方法
    4.
    发明公开

    公开(公告)号:CN119967822A

    公开(公告)日:2025-05-09

    申请号:CN202510112389.7

    申请日:2025-01-23

    Abstract: 本公开实施例提供了半导体器件及其制造方法,该半导体器件包括:基底、第一电容结构和第二电容结构,基底内形成有第一沟槽和第二沟槽,第一沟槽的宽度大于第二沟槽的宽度,且第一沟槽的深度不同于第二沟槽的深度;第一电容结构包括设置在第一沟槽内壁的第一层叠体,第一层叠体包括交替层叠的第一电极层和第一介质层;第二电容结构包括设置在第二沟槽内壁的第二层叠体,第二层叠体包括交替层叠的第二电极层和第二介质层。

    半导体结构及其制备方法
    5.
    发明公开

    公开(公告)号:CN119050070A

    公开(公告)日:2024-11-29

    申请号:CN202411078251.1

    申请日:2024-08-06

    Inventor: 陈珍 刘淑娟 谢冬

    Abstract: 本公开实施例提供了一种半导体结构及其制备方法,其中,所述半导体结构包括:多层密封环;多层虚设结构,每一层的虚设结构的数量包括多个,多个虚设结构呈阵列排布,阵列包含多个行,多个虚设结构至少包括位于密封环的至少一侧的部分。多层第一连接结构,每一层的至少部分行中,第一连接结构与虚设结构交替排布,并将位于同一行的至少部分虚设结构相互连接;同时,第一连接结构还将相互连接的虚设结构的一端与密封环之间连接。多层第二连接结构,第二连接结构将位于不同层的密封环之间相互连接。

    半导体封装结构的形成方法
    6.
    发明公开

    公开(公告)号:CN119050051A

    公开(公告)日:2024-11-29

    申请号:CN202411518157.3

    申请日:2024-10-28

    Abstract: 本公开实施例提供一种半导体封装结构的形成方法,包括:提供多个第一晶圆;第一晶圆包括第一半导体结构以及分别位于第一半导体结构的厚度方向相对的两侧的第一混合键合层以及第二混合键合层;提供第二晶圆;第二晶圆包括第二半导体结构以及位于第二半导体结构的厚度方向相对的两侧中的一侧的第三混合键合层;将多个第一晶圆中的一个第一晶圆的第一混合键合层与第二晶圆的第三混合键合层键合,使得第一晶圆与第二晶圆沿半导体封装结构的厚度方向堆叠排布;将多个第一晶圆中除与第三混合键合层键合之外的第一晶圆的第一混合键合层依次与半导体封装结构顶部的第一晶圆的第二混合键合层键合,使得多个第一晶圆沿半导体封装结构的厚度方向堆叠排布。

    电子器件及其检测方法、转接板
    7.
    发明公开

    公开(公告)号:CN119943580A

    公开(公告)日:2025-05-06

    申请号:CN202510112436.8

    申请日:2025-01-23

    Abstract: 本公开实施例提供一种电子器件及其检测方法、转接板。该电子器件包括:耦接至第一端子和第二端子之间的多个并联连接的支路,每个支路包括串联连接的可熔断元件和电容,可熔断元件耦接至第一端子和第三端子之间,且电容耦接至第二端子和第三端子之间;其中,可熔断元件状态包括未熔断状态和熔断状态,当可熔断元件处于未熔断状态时,第一端子和第三端子之间电连接,当可熔断元件处于熔断状态时,第一端子和第三端子之间未电连接;至少一个支路中的可熔断元件处于未熔断状态,和/或,至少一个支路中的可熔断元件处于熔断状态。

    转接板及其形成方法、封装结构
    8.
    发明公开

    公开(公告)号:CN119581408A

    公开(公告)日:2025-03-07

    申请号:CN202411711458.8

    申请日:2024-11-26

    Abstract: 本公开提供了一种转接板及其形成方法、封装结构,所述转接板的形成方法包括:提供玻璃基板;所述玻璃基板包括第一金属元素;在所述玻璃基板中形成多个通孔;所述多个通孔均从所述玻璃基板在第一方向相对的两侧中的第一侧沿所述第一方向延伸至所述玻璃基板中;所述第一方向为所述玻璃基板的厚度方向;对所述玻璃基板进行离子交换处理,以在所述玻璃基板中形成离子交换层;所述离子交换层从所述玻璃基板的表面沿与所述表面垂直的方向向所述玻璃基板的内部延伸;所述玻璃基板的表面包括所述通孔的内壁;所述离子交换层包括所述第一金属元素和第二金属元素;在所述通孔中形成导电结构;所述导电结构包括所述第二金属元素。

    多孔膜层的制造方法、封装基板以及芯片

    公开(公告)号:CN119530722A

    公开(公告)日:2025-02-28

    申请号:CN202411587711.3

    申请日:2024-11-07

    Abstract: 本申请实施例提供一种多孔膜层的制造方法、封装基板以及芯片,其中,该制造方法包括:提供行星架;行星架包括多个行星盘和固定在行星盘上的基座;行星盘绕行星架的法线公转并绕行星盘所在平面的法线自转;基座包括相对设置的第一面和第二面;第一面贴合行星盘所在平面;第一面和第二面之间具有第一夹角;将基板固定在第二面上;调整第一夹角,使得基板的待沉积平面与待沉积材料的沉积方向之间具有第二夹角;第二夹角大于0度且小于90度;控制包括行星盘的公转转速、自转转速以及控制待沉积材料的沉积速率;将待沉积材料沿沉积方向沉积在基板的待沉积平面上,以形成多孔膜层。

    半导体键合结构及其形成方法
    10.
    发明公开

    公开(公告)号:CN119528080A

    公开(公告)日:2025-02-28

    申请号:CN202411587658.7

    申请日:2024-11-07

    Abstract: 本公开提供了一种半导体键合结构及其形成方法,半导体键合结构包括沿第一方向堆叠排布的第一半导体结构、第二半导体结构和凸块键合结构;凸块键合结构包括:与第一半导体结构连接的第一凸块,包括沿第一方向依次堆叠排布的第一导电层、第二导电层和第三导电层;第一导电层包括沿垂直于第一方向的方向相对于第二导电层突出的第一突出部;第三导电层包括沿垂直于第一方向的方向相对于第二导电层突出的第二突出部;与第二半导体结构连接的第二凸块,包括环绕第一凸块的第一部分和与第一部分相连并与第二半导体结构接触的第二部分;位于第一凸块与第二凸块之间的接合层,包括在第一方向上位于第一突出部与第二突出部之间的部分。

Patent Agency Ranking