封装结构及其制造方法
    2.
    发明公开

    公开(公告)号:CN119545940A

    公开(公告)日:2025-02-28

    申请号:CN202411587156.4

    申请日:2024-11-07

    Abstract: 本公开提供了一种封装结构及其制造方法,该封装结构包括:封装体,包括向上开口的容纳腔;芯片,位于容纳腔中;芯片的表面具有感光区域;透光盖板,位于芯片上方;透光盖板与容纳腔的内壁之间的空间构成第一槽;第一槽用于容置粘接透光盖板和封装体的胶体;阻挡结构,位于芯片与透光盖板之间并位于感光区域的外侧;阻挡结构的顶部与透光盖板接触;阻挡结构用于阻挡胶体进入感光区域。

    电子器件及其检测方法、转接板
    3.
    发明公开

    公开(公告)号:CN119943580A

    公开(公告)日:2025-05-06

    申请号:CN202510112436.8

    申请日:2025-01-23

    Abstract: 本公开实施例提供一种电子器件及其检测方法、转接板。该电子器件包括:耦接至第一端子和第二端子之间的多个并联连接的支路,每个支路包括串联连接的可熔断元件和电容,可熔断元件耦接至第一端子和第三端子之间,且电容耦接至第二端子和第三端子之间;其中,可熔断元件状态包括未熔断状态和熔断状态,当可熔断元件处于未熔断状态时,第一端子和第三端子之间电连接,当可熔断元件处于熔断状态时,第一端子和第三端子之间未电连接;至少一个支路中的可熔断元件处于未熔断状态,和/或,至少一个支路中的可熔断元件处于熔断状态。

    转接板及其形成方法、封装结构
    4.
    发明公开

    公开(公告)号:CN119581408A

    公开(公告)日:2025-03-07

    申请号:CN202411711458.8

    申请日:2024-11-26

    Abstract: 本公开提供了一种转接板及其形成方法、封装结构,所述转接板的形成方法包括:提供玻璃基板;所述玻璃基板包括第一金属元素;在所述玻璃基板中形成多个通孔;所述多个通孔均从所述玻璃基板在第一方向相对的两侧中的第一侧沿所述第一方向延伸至所述玻璃基板中;所述第一方向为所述玻璃基板的厚度方向;对所述玻璃基板进行离子交换处理,以在所述玻璃基板中形成离子交换层;所述离子交换层从所述玻璃基板的表面沿与所述表面垂直的方向向所述玻璃基板的内部延伸;所述玻璃基板的表面包括所述通孔的内壁;所述离子交换层包括所述第一金属元素和第二金属元素;在所述通孔中形成导电结构;所述导电结构包括所述第二金属元素。

    半导体键合结构及其形成方法
    5.
    发明公开

    公开(公告)号:CN119528080A

    公开(公告)日:2025-02-28

    申请号:CN202411587658.7

    申请日:2024-11-07

    Abstract: 本公开提供了一种半导体键合结构及其形成方法,半导体键合结构包括沿第一方向堆叠排布的第一半导体结构、第二半导体结构和凸块键合结构;凸块键合结构包括:与第一半导体结构连接的第一凸块,包括沿第一方向依次堆叠排布的第一导电层、第二导电层和第三导电层;第一导电层包括沿垂直于第一方向的方向相对于第二导电层突出的第一突出部;第三导电层包括沿垂直于第一方向的方向相对于第二导电层突出的第二突出部;与第二半导体结构连接的第二凸块,包括环绕第一凸块的第一部分和与第一部分相连并与第二半导体结构接触的第二部分;位于第一凸块与第二凸块之间的接合层,包括在第一方向上位于第一突出部与第二突出部之间的部分。

    半导体器件及其制造方法、存储器系统

    公开(公告)号:CN119008562B

    公开(公告)日:2024-12-27

    申请号:CN202411489113.2

    申请日:2024-10-23

    Inventor: 王逸群 赵平 谢冬

    Abstract: 本公开实施例提供了一种半导体器件及其制造方法、存储器系统;其中,半导体器件包括:沿第一方向依次层叠设置的第一介质层、第二介质层和半导体结构层;第一导电结构,沿第一方向贯穿所述第一介质层;接触结构,沿第一方向贯穿第二介质层且延伸至半导体结构层中;接触结构与第一导电结构连接;第二导电结构,沿第一方向贯穿所述第一介质层且延伸至第二介质层中;第二导电结构与第一导电结构彼此电隔离;第三导电结构,沿第一方向贯穿半导体结构层且延伸至第二介质层中;第三导电结构与第二导电结构连接;第三导电结构与接触结构彼此电隔离。如此,可以减少刻蚀时间,降低刻蚀的工艺难度,提高制造速率,降低制造成本,提高半导体器件的可靠性。

    材料厚度的控制方法、可读存储介质及程序产品

    公开(公告)号:CN119050021A

    公开(公告)日:2024-11-29

    申请号:CN202411555846.1

    申请日:2024-11-01

    Abstract: 本公开实施例提供了一种材料厚度的控制方法、可读存储介质及程序产品,其中,所述控制方法包括:提供第一待处理结构和第二待处理结构;在第一待处理结构上以预设转速S0涂覆目标材料,以在预设时间后在第一待处理结构上形成第一重量W1的目标材料。获取第一存储数据,第一存储数据包括:预设转速S0和预设重量W0,并将第一重量W1与预设重量W0进行比较,获得比较结果;若比较结果中第一重量W1与预设重量W0不同,至少基于S0、W0和W1得到修正参数S1,至少将预设转速S0替换为修正参数S1并进行存储,以获得第二存储数据。基于第二存储数据对第二待处理结构进行处理,以在第二待处理结构上形成预设厚度的目标材料。

    半导体器件及其制造方法、存储器系统

    公开(公告)号:CN119008562A

    公开(公告)日:2024-11-22

    申请号:CN202411489113.2

    申请日:2024-10-23

    Inventor: 王逸群 赵平 谢冬

    Abstract: 本公开实施例提供了一种半导体器件及其制造方法、存储器系统;其中,半导体器件包括:沿第一方向依次层叠设置的第一介质层、第二介质层和半导体结构层;第一导电结构,沿第一方向贯穿所述第一介质层;接触结构,沿第一方向贯穿第二介质层且延伸至半导体结构层中;接触结构与第一导电结构连接;第二导电结构,沿第一方向贯穿所述第一介质层且延伸至第二介质层中;第二导电结构与第一导电结构彼此电隔离;第三导电结构,沿第一方向贯穿半导体结构层且延伸至第二介质层中;第三导电结构与第二导电结构连接;第三导电结构与接触结构彼此电隔离。如此,可以减少刻蚀时间,降低刻蚀的工艺难度,提高制造速率,降低制造成本,提高半导体器件的可靠性。

    半导体封装结构及其制备方法
    9.
    发明公开

    公开(公告)号:CN119967889A

    公开(公告)日:2025-05-09

    申请号:CN202510112409.0

    申请日:2025-01-23

    Abstract: 本公开提供了一种半导体封装结构及其制备方法,所述半导体封装结构包括沿第一方向依次堆叠排布的第一半导体结构、第二半导体结构和焊盘引出层;其中,所述第一半导体结构包括器件层;所述第二半导体结构包括半导体层和至少一个电容结构;所述电容结构包括第一极板、第二极板和位于所述第一极板与所述第二极板之间的介电层;所述第一极板包括多个沿所述第一方向贯穿所述半导体层的第一部分和位于所述第一部分与所述焊盘引出层之间的第二部分;一个所述第二部分与一个所述第一部分连接;所述第二部分和所述器件层的第一端均与所述焊盘引出层中的第一焊盘耦接;所述第二极板和所述器件层的第二端均与所述焊盘引出层中的第二焊盘耦接。

    半导体器件及其制造方法
    10.
    发明公开

    公开(公告)号:CN119967822A

    公开(公告)日:2025-05-09

    申请号:CN202510112389.7

    申请日:2025-01-23

    Abstract: 本公开实施例提供了半导体器件及其制造方法,该半导体器件包括:基底、第一电容结构和第二电容结构,基底内形成有第一沟槽和第二沟槽,第一沟槽的宽度大于第二沟槽的宽度,且第一沟槽的深度不同于第二沟槽的深度;第一电容结构包括设置在第一沟槽内壁的第一层叠体,第一层叠体包括交替层叠的第一电极层和第一介质层;第二电容结构包括设置在第二沟槽内壁的第二层叠体,第二层叠体包括交替层叠的第二电极层和第二介质层。

Patent Agency Ranking