超陡亚阈值摆幅器件及其制备方法

    公开(公告)号:CN112349775B

    公开(公告)日:2022-12-02

    申请号:CN202010975409.0

    申请日:2020-09-16

    申请人: 清华大学

    摘要: 本发明提出了超陡亚阈值摆幅器件及其制备方法。该超陡亚阈值摆幅器件包括:衬底,包括阱区、源区、漏区和口袋区,其中,源区和漏区分别设置在阱区的一侧,口袋区设置在源区远离阱区并靠近漏区的一侧;绝缘介质层,覆盖源区和漏区;界面氧化层,覆盖口袋区和阱区;栅堆叠结构,覆盖界面氧化层且包括至少一层铁电介质薄膜;栅极,设置在栅堆叠结构界面氧化层的表面。本发明所提出的超陡亚阈值摆幅器,具有关态电流小、开态电流大、驱动电压低、亚阈值摆幅在较宽的驱动电流范围内基本保持不变等优势。

    基于CMOS器件的极低噪声嵌套式斩波稳定放大器

    公开(公告)号:CN104901634B

    公开(公告)日:2018-01-16

    申请号:CN201510239811.1

    申请日:2015-05-12

    申请人: 清华大学

    IPC分类号: H03F1/26 H03F3/393

    摘要: 本发明公开了一种基于CMOS器件的极低噪声嵌套式斩波稳定放大器,包括由PMOS管组成的差分输入对、折叠共源共栅组成的输出阻抗级、源极负反馈电流源以及由PMOS或者NMOS管组成的斩波开关,由PMOS管组成的差分输入对实现由输入电压信号转换成电流信号的功能;折叠共源共栅组成的输出阻抗级为放大器提供高输出阻抗;由MOS管构成的电流源为放大器提供恒定偏置电流;源极负反馈电阻提供局部反馈以压制电流源产生的白噪声和1/f噪声;通过嵌套式斩波减弱电荷注入带来的负面影响,同时增强斩波效果,以获得极低噪声性能。本发明具有相同量级的噪声性能,功耗从mA降至μA量级,并且易于集成,成本低廉。

    集成梳状静电预加载的微纳材料力学性能检测结构

    公开(公告)号:CN103808565B

    公开(公告)日:2017-04-12

    申请号:CN201310718672.1

    申请日:2013-12-24

    申请人: 清华大学

    IPC分类号: G01N3/08 G01N3/20 G01L5/00

    摘要: 本发明提出一种集成梳状静电预加载的微纳材料力学性能检测结构,包括后屈曲式微力检测结构和集成梳状静电式预加载结构,其中,集成梳状静电式预加载结构在其内部成对的集成梳状结构上加载电压后能够利用静电作用力引发变形以实施预加载,当集成梳状静电式预加载结构未实施预加载时,后屈曲式微力检测结构处于无加载状态,当集成梳状静电式预加载结构实施预加载时,后屈曲式微力检测结构被轴向压缩,处于预加载屈曲平衡状态,然后后屈曲式微力检测结构受到试件的轴向微力作用,使后屈曲式微力检测结构发生放大的横向结构变化,从而实现微力检测。本发明具有尺寸小、稳定可靠,可重复使用,对轴向微力敏感,力分辨率高,横向变形可控制等优点。

    反相器
    7.
    发明授权

    公开(公告)号:CN103812501B

    公开(公告)日:2017-02-15

    申请号:CN201410049719.4

    申请日:2014-02-13

    申请人: 清华大学

    IPC分类号: H03K19/094 H01L27/092

    摘要: 本发明提出一种反相器,包括:N型无结型场效应晶体管,其中,N型无结型场效应晶体管为无结型双栅结构;P型无结型场效应晶体管,其中,P型无结型场效应晶体管为无结型双栅结构,N型无结型场效应晶体管与P型无结型场效应晶体管平行放置,N型无结型场效应晶体管的源区、漏区及沟道区与P型无结型场效应晶体管的源区、漏区及沟道区通过隔离层隔开;隔离层,隔离层的厚度为2-50nm,用于将N型无结型场效应晶体管与P型无结型场效应晶体管电隔离。本发明的反相器通过利用组成反相器两晶体管之间的类似侧栅现象减少传播延时,优化反相器性能,减少反相器所占的芯片的面积。

    半导体栅堆叠结构及其形成方法

    公开(公告)号:CN103943476B

    公开(公告)日:2017-01-18

    申请号:CN201410125729.1

    申请日:2014-03-31

    申请人: 清华大学

    摘要: 本发明公开了一种半导体栅堆叠结构及其形成方法,其中形成方法包括以下步骤:提供顶部具有Ge层的衬底;在Ge层之上形成牺牲金属层,其中,Ge与牺牲金属层之间的界面为Ge与金属的合金层;去除牺牲金属层以暴露合金层;对合金层进行氧化处理,以形成掺有金属氧化物的GeO2的介质层;以及在介质层之上形成栅电极。本发明能够在保证良好界面特性的前提下降低Ge基栅堆叠结构的等效氧化层厚度,具有简便易行的优点。

    金属源漏结构及其形成方法

    公开(公告)号:CN103594518B

    公开(公告)日:2016-09-21

    申请号:CN201310553688.1

    申请日:2013-11-08

    申请人: 清华大学

    摘要: 本发明提出一种金属源漏结构及其形成方法,其中,该方法包括以下步骤:提供以Ge层为表面的衬底;在Ge层之上形成Sn层,其中,Ge层与Sn层之间的界面为GeSn层;去除Sn层以暴露GeSn层;在GeSn层之上形成金属层。本发明能够提高器件的开关电流比和肖特基器件的电子势垒高度,具有简单易行、成本低的优点。