-
公开(公告)号：CN103151255B
公开(公告)日：2016-03-23
申请号：CN201310111607.2
申请日：2013-04-01
申请人： 清华大学
发明人： 赵梅 , 梁仁荣 , 王敬 , 其他发明人请求不公开姓名
摘要： 本发明提出一种半导体栅结构及其形成方法，其中，该方法包括：提供以Ge层为表面的衬底；在Ge层之上形成Sn层，其中，Ge层与Sn层之间的界面为GeSn层；去除Sn层以暴露GeSn层；对GeSn层进行氧化处理以形成GeSnOx钝化层；以及在GeSnOx钝化层之上形成栅堆叠结构。本发明能够提高Ge基上栅堆叠结构的电学性能，例如低界面陷阱密度和极低的栅泄露电流密度，具有简便易行、成本低的优点。
-
公开(公告)号：CN103840004A
公开(公告)日：2014-06-04
申请号：CN201410063193.5
申请日：2014-02-25
申请人： 清华大学
IPC分类号： H01L29/78 , H01L21/336 , H01L29/43 , H01L29/417 , H01L21/28
CPC分类号： H01L29/66795 , H01L21/02532 , H01L29/0847 , H01L29/167 , H01L29/7848 , H01L29/785
摘要： 本发明提出一种具有SiGeSn源漏的鳍式场效应晶体管及其形成方法。其中该方法包括以下步骤：提供衬底；在衬底之上形成Ge鳍形结构；在Ge鳍形结构之上形成栅堆叠或假栅；在栅堆叠或假栅两侧形成源区和漏区的开口，在开口位置露出Ge鳍形结构；向Ge鳍形结构注入同时含有Si和Sn元素的原子、分子、离子或等离子体，以在开口位置形成SiGeSn层。本发明的鳍式场效应晶体管形成方法能够形成具有SiGeSn源漏的FinFET，其SiGeSn源漏的厚度较薄、晶体质量较好，因此晶体管具有良好的电学性能，且本方法具有简单易行、成本低的优点。
-
公开(公告)号：CN103839789A
公开(公告)日：2014-06-04
申请号：CN201410064527.0
申请日：2014-02-25
申请人： 清华大学
IPC分类号： H01L21/266
CPC分类号： H01L21/02381 , H01L21/02524 , H01L21/02631 , H01L21/26506 , H01L21/266
摘要： 本发明提出一种选区SiGeSn层及其形成方法。其中该方法包括以下步骤：提供顶部具有SiGe层的衬底；在SiGe层表面形成掩膜，并在掩膜上形成开口；向SiGe层表层注入含有Sn元素的原子、分子、离子或等离子体，以在开口位置形成SiGeSn层。该方法能够形成厚度较薄、质量较好的SiGeSn层，具有简单易行、成本低的优点。
-
公开(公告)号：CN103811304A
公开(公告)日：2014-05-21
申请号：CN201410063532.X
申请日：2014-02-25
申请人： 清华大学
IPC分类号： H01L21/02 , H01L21/265 , H01L21/203 , H01L29/161
CPC分类号： H01L21/02381 , H01L21/02532 , H01L21/0257 , H01L21/02631 , H01L21/2033 , H01L21/26506 , H01L29/161 , H01L29/7848
摘要： 本发明提出一种GeSn层及其形成方法。该GeSn层的形成方法包括以下步骤：提供顶部具有Ge层的衬底；向Ge层表层注入含有Sn元素的原子、分子、离子或等离子体，以形成GeSn层。该方法能够形成厚度较薄、质量较好的GeSn层，具有简单易行、成本低的优点。
-
公开(公告)号：CN102569418B
公开(公告)日：2014-04-23
申请号：CN201210026661.2
申请日：2012-02-07
申请人： 清华大学
IPC分类号： H01L29/812 , H01L21/338
CPC分类号： H01L29/66477 , H01L29/0895 , H01L29/66636 , H01L29/66643 , H01L29/78 , H01L29/7839
摘要： 本发明提出了一种具有含碳绝缘层的肖特基势垒晶体管及其制备方法，该肖特基势垒晶体管包括衬底及其上形成的栅堆叠，金属源极和金属漏极，在衬底与金属源极之间以及衬底与金属漏极之间的含碳绝缘层。本发明的肖特基势垒晶体管具有含碳绝缘层，该含碳绝缘层对费米能级钉扎现象具有减缓效果，能够有效降低肖特基接触势垒的高度。本发明的制备方法简单快捷，工艺稳定性高，制作成本低，制备的含碳绝缘层的厚度基本一致，能够有效阻挡金属自由态进入半导体，从而降低肖特基势垒高度。
-
公开(公告)号：CN103578958A
公开(公告)日：2014-02-12
申请号：CN201310553722.5
申请日：2013-11-08
申请人： 清华大学
IPC分类号： H01L21/28 , H01L29/423 , H01L29/49
CPC分类号： H01L29/42356
摘要： 本发明提出一种半导体栅结构及其形成方法，其中，该方法包括以下步骤：提供以Ge层为表面的衬底；在Ge层之上形成Sn层，其中，Ge与Sn层之间的界面为GeSn层；去除Sn层以暴露GeSn层；对GeSn层进行硫化处理以形成GeSnSx钝化层；以及在GeSnSx钝化层之上形成栅堆叠结构。本发明能够提高Ge基上栅堆叠结构的电学性能，例如低界面陷阱密度和极低的栅泄漏电流密度，具有简便易行、成本低的优点。
-
公开(公告)号：CN103151255A
公开(公告)日：2013-06-12
申请号：CN201310111607.2
申请日：2013-04-01
申请人： 清华大学
发明人： 赵梅 , 梁仁荣 , 王敬 , 其他发明人请求不公开姓名
摘要： 本发明提出一种半导体栅结构及其形成方法，其中，该方法包括：提供以Ge层为表面的衬底；在Ge层之上形成Sn层，其中，Ge层与Sn层之间的界面为GeSn层；去除Sn层以暴露GeSn层；对GeSn层进行氧化处理以形成GeSnOx钝化层；以及在GeSnOx钝化层之上形成栅堆叠结构。本发明能够提高Ge基上栅堆叠结构的电学性能，例如低界面陷阱密度和极低的栅泄露电流密度，具有简便易行、成本低的优点。
-
公开(公告)号：CN102646602A
公开(公告)日：2012-08-22
申请号：CN201210120971.0
申请日：2012-04-23
申请人： 清华大学
IPC分类号： H01L21/336 , H01L21/02 , H01L29/04 , H01L29/78
CPC分类号： H01L27/1281
摘要： 本发明提出了一种多晶薄膜制备方法、多晶薄膜及由其制备的薄膜晶体管。该多晶薄膜包括衬底，热导体，晶种侧墙和多晶薄膜层。本发明在多晶薄膜的制备过程中采用热导体，能够实现晶种侧墙附近热量的优先散失，保证熔融态的非晶薄膜层在晶种侧墙处起始固化，有利于非晶薄膜层的固化结晶，减少成核的随机性，有效降低传统激光结晶工艺中对临界激光能量密度的敏感性。本发明的多晶薄膜提高了晶粒尺寸和迁移率，实现了晶粒位置的可控。本发明的薄膜晶体管采用具有大晶粒尺寸和高迁移率的多晶薄膜制成，具有高的迁移率，提高了器件性能。
-
公开(公告)号：CN103839980B
公开(公告)日：2017-01-18
申请号：CN201410063185.0
申请日：2014-02-25
申请人： 清华大学
IPC分类号： H01L29/417 , H01L29/78 , H01L21/28 , H01L21/336
摘要： 本发明提出一种具有SiGeSn源漏的MOSFET及其形成方法。其中形成方法包括以下步骤：提供顶部具有Ge层的衬底；在衬底之上形成栅堆叠或假栅；在栅堆叠或假栅两侧形成源区和漏区的开口，在开口位置露出Ge层；向Ge层表层注入同时含有Si和Sn元素的原子、分子、离子或等离子体，在开口位置形成SiGeSn层。本发明的MOSFET的形成方法能够形成具有SiGeSn源漏的场效应晶体管，其中SiGeSn源漏的厚度较薄、晶体质量较好，因此晶体管具有良好的电学性能，且本方法具有简单易行、成本低的优点。
-
公开(公告)号：CN102646602B
公开(公告)日：2016-04-20
申请号：CN201210120971.0
申请日：2012-04-23
申请人： 清华大学
IPC分类号： H01L21/336 , H01L21/02 , H01L29/04 , H01L29/78
CPC分类号： H01L27/1281
摘要： 本发明提出了一种多晶薄膜制备方法、多晶薄膜及由其制备的薄膜晶体管。该多晶薄膜包括衬底，热导体，晶种侧墙和多晶薄膜层。本发明在多晶薄膜的制备过程中采用热导体，能够实现晶种侧墙附近热量的优先散失，保证熔融态的非晶薄膜层在晶种侧墙处起始固化，有利于非晶薄膜层的固化结晶，减少成核的随机性，有效降低传统激光结晶工艺中对临界激光能量密度的敏感性。本发明的多晶薄膜提高了晶粒尺寸和迁移率，实现了晶粒位置的可控。本发明的薄膜晶体管采用具有大晶粒尺寸和高迁移率的多晶薄膜制成，具有高的迁移率，提高了器件性能。
-
-
-
-
-
-
-
-
-
搜索结果
37 条记录 (耗时 0.027 秒)
