-
公开(公告)号：CN114062972B
公开(公告)日：2025-03-07
申请号：CN202111503074.3
申请日：2021-12-09
Applicant: 海光信息技术股份有限公司
IPC: G01R31/54
Abstract: 本发明提供一种Socket连接器引脚连通性的测试装置，包括：测试板和假CPU芯片，其中测试板上设置有电源电路、显示电路、焊盘阵列和回路选择电路，电源电路用于提供测试电源；显示电路连接于测试电源的正极与焊盘阵列之间，用于将测试电源引入焊盘阵列并显示测试结果；焊盘阵列的焊盘与待测试的Socket连接器引脚数量相同且排布方式相同，用于插接待测试的Socket连接器的全部引脚；回路选择电路用于对经过焊盘阵列的电流回路进行切换选择，以使测试覆盖到插接于焊盘阵列的Socket连接器的全部引脚；假CPU芯片用于模拟实际CPU芯片的引脚结构，插接于所述待测试的Socket连接器，以形成电流回路。
-
公开(公告)号：CN116053237A
公开(公告)日：2023-05-02
申请号：CN202211595803.7
申请日：2022-12-13
Applicant: 海光信息技术股份有限公司
IPC: H01L23/492 , H01L21/768
Abstract: 本发明实施例公开的半导体封装器件及封装方法，涉及半导体技术领域，便于减少供电链路上的功耗损失。包括：封装基板；所述封装基板上具有互联导线，重布线层基板；所述重布线层基板布设于所述封装基板上；晶粒单元；所述晶粒单元的一部分连接于所述重布线层基板上，所述晶粒单元的另一部分连接于所述封装基板上；电源模块；所述电源模块位于所述晶粒单元的周边，且所述电源模块通过所述互联导线与所述晶粒单元电连接。本发明适用于芯片等器件封装场景中。
-
公开(公告)号：CN114062972A
公开(公告)日：2022-02-18
申请号：CN202111503074.3
申请日：2021-12-09
Applicant: 海光信息技术股份有限公司
IPC: G01R31/54
Abstract: 本发明提供一种Socket连接器引脚连通性的测试装置，包括：测试板和假CPU芯片，其中测试板上设置有电源电路、显示电路、焊盘阵列和回路选择电路，电源电路用于提供测试电源；显示电路连接于测试电源的正极与焊盘阵列之间，用于将测试电源引入焊盘阵列并显示测试结果；焊盘阵列的焊盘与待测试的Socket连接器引脚数量相同且排布方式相同，用于插接待测试的Socket连接器的全部引脚；回路选择电路用于对经过焊盘阵列的电流回路进行切换选择，以使测试覆盖到插接于焊盘阵列的Socket连接器的全部引脚；假CPU芯片用于模拟实际CPU芯片的引脚结构，插接于所述待测试的Socket连接器，以形成电流回路。
-
公开(公告)号：CN112382624A
公开(公告)日：2021-02-19
申请号：CN202011369115.X
申请日：2020-11-30
Applicant: 海光信息技术股份有限公司
IPC: H01L23/498 , H01L25/18 , H05K1/11 , G06F1/16
Abstract: 本发明提供了一种芯片及主板，该芯片包括具有相对的第一面及第二面的封装基板、设置在封装基板的第一面的至少一个内存裸片。封装基板的第一面设置有中央处理器裸片，中央处理器裸片与至少一个内存裸片中的每个内存裸片均电连接，以向每个内存裸片中写入数据或从每个内存裸片中读取数据。封装基板的第二面设置有用于与印刷电路板电连接的引脚，中央处理器裸片还与第二面的引脚电连接。通过将中央处理器裸片及至少一个内存裸片封装在一个封装基板上，且每个内存裸片均与中央处理器裸片电连接，从而通过封装基板上的中央处理器裸片及内存裸片即可工作，提高了芯片及主板的集成度，能够减小主板的印刷电路板的面积，简化系统设计，提高系统可靠性。
-
公开(公告)号：CN112286744A
公开(公告)日：2021-01-29
申请号：CN202011159872.4
申请日：2020-10-26
Applicant: 海光信息技术股份有限公司
IPC: G06F11/22 , G06F11/273
Abstract: 本发明的实施例公开一种中央处理器物理信号电气特性测试装置、系统及方法，涉及物理信号测量技术领域，能够得到中央处理器高速输入输出接口管脚端的输出能力。所述测试装置包括测试板，所述测试板上设置有扇出链路，所述扇出链路的第一端用于与中央处理器的高速输入输出接口相连，第二端用于与第一测试设备相连；所述测试板上还设置有与所述扇出链路相对应的去嵌链路，所述去嵌链路与所述扇出链路的结构相同，所述去嵌链路的两端分别用于与第二测试设备的两端相连。本发明适用于对中央处理器物理信号电气特性进行测试。
-
Patent Agency Ranking
公开(公告)号：CN112462178B
公开(公告)日：2023-06-13
申请号：CN202011282720.3
申请日：2020-11-17
Applicant: 海光信息技术股份有限公司
Abstract: 本发明提供了一种芯片插座S参数的测试结构及其测试方法，该测试结构通过设置两套测试子结构，其中一套测试子结构中的第一基板测试板通过芯片插座连接在第一主板测试板上，通过测试一对第一连接器及对应的一对第二连接器，获取第一连接器+第一基板测试板+芯片插座+第一主板测试板+第二连接器的链路的第一S参数。第二基板测试板通过焊接方式直接连接在第二主板测试板上，通过测试第三连接器及对应的一对第四连接器，获取第三连接器+第二基板测试板+第二主板测试板+第四连接器的链路的第二S参数。通过后一链路的第二S参数对前一链路的第一S参数进行去嵌入，得到芯片插座的S参数，提高芯片插座的S参数的准确性。
-
公开(公告)号：CN116053245A
公开(公告)日：2023-05-02
申请号：CN202211690366.7
申请日：2022-12-27
Applicant: 海光信息技术股份有限公司
IPC: H01L23/498 , H01L23/13 , H01L23/538 , H01L23/31 , H01L21/56 , H01L21/60 , H01L25/16
Abstract: 本发明实施例公开了一种三维芯片封装结构、芯片封装方法、芯片及电子设备，涉及集成电路封装技术领域，用于晶粒间高带宽互联通讯，为降低成本和提升单位封装面积内芯片晶体管密度及性能而发明。所述三维芯片封装结构包括第一封装基板、第二封装基板和至少两个芯片结构，其中，第一封装基板包括：第一互联层；第二封装基板设置于第一互联层上的空腔中，包括：第二互联层，第二互联层的介质层包括有机材料；每个芯片结构均包括上下堆叠连接的至少两个晶粒，每个芯片结构分别与第一封装基板和第二封装基板耦合；第二金属连线层中金属连线的排列密度大于第一金属连线层中金属连线的排列密度。本发明实施例适用于不同晶粒之间高密互联的应用场景。
-
公开(公告)号：CN116053149A
公开(公告)日：2023-05-02
申请号：CN202211636698.7
申请日：2022-12-19
Applicant: 海光信息技术股份有限公司
IPC: H01L21/56 , H01L21/60 , H01L23/13 , H01L23/544 , H01L23/485 , H01L23/31
Abstract: 本发明实施例公开一种电子封装方法及电子封装结构，该方法包括：提供一封装基板；在所述封装基板上、对应于所述空腔所在的第一蚀刻区域周边至少形成第一对准标记；以所述第一对准标记为蚀刻位置参考，对所述第一蚀刻区域进行光学蚀刻；在蚀刻出所述空腔之后，向所述空腔中嵌入重布线层基板，并使所述重布线层基板的顶部暴露；将晶粒单元一部分连接于所述重布线层基板上，将所述晶粒单元的另一部分连接于所述封装基板上，其中，所述晶粒单元位于所述重布线层基板及封装基板的上方。本发明便于实现光学位置对准，从而可以在一定程度上提高半导体封装加工精度。
-
公开(公告)号：CN112462178A
公开(公告)日：2021-03-09
申请号：CN202011282720.3
申请日：2020-11-17
Applicant: 海光信息技术股份有限公司
Abstract: 本发明提供了一种芯片插座S参数的测试结构及其测试方法，该测试结构通过设置两套测试子结构，其中一套测试子结构中的第一基板测试板通过芯片插座连接在第一主板测试板上，通过测试一对第一连接器及对应的一对第二连接器，获取第一连接器+第一基板测试板+芯片插座+第一主板测试板+第二连接器的链路的第一S参数。第二基板测试板通过焊接方式直接连接在第二主板测试板上，通过测试第三连接器及对应的一对第四连接器，获取第三连接器+第二基板测试板+第二主板测试板+第四连接器的链路的第二S参数。通过后一链路的第二S参数对前一链路的第一S参数进行去嵌入，得到芯片插座的S参数，提高芯片插座的S参数的准确性。
-
公开(公告)号：CN116053264A
公开(公告)日：2023-05-02
申请号：CN202211649309.4
申请日：2022-12-21
Applicant: 海光信息技术股份有限公司
Abstract: 本发明的实施例公开了一种电子封装、电子封装方法、电子封装中的供电方法、芯片及电子设备，所述电子封装包括封装基板、转接基板以及至少两个晶粒；所述封装基板包括腔体，所述腔体暴露所述封装基板的第一表面，所述转接基板设在所述腔体内，并与所述第一表面相连；所述至少两个晶粒的第一部分连接在所述封装基板上，第二部分连接在所述转接基板上；所述封装基板中包括第一电源层；所述至少两个晶粒的第二部分通过所述转接基板与所述第一电源层电连接，以使所述第一电源层对所述至少两个晶粒的第二部分中的用电器件进行供电。本发明的技术方案应用于在制造芯片电子封装的场景。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.026 seconds)
