-
公开(公告)号：CN119833506A
公开(公告)日：2025-04-15
申请号：CN202411975522.3
申请日：2024-12-30
Applicant: 海光信息技术股份有限公司
IPC: H01L23/498 , H01L21/52 , H01L21/48
Abstract: 本发明实施例公开了一种封装结构及其制造方法、芯片及其封装方法、电子设备，涉及集成电路封装技术领域，能够有效降低信号的回波损耗，提升信号完整性。所述封装结构包括互联层和至少一个晶粒承载腔；所述晶粒承载腔由位于支撑板上的所述互联层和所述支撑板的至少一个开口形成；所述互联层包括交替堆叠的金属图案层和介质层，各所述开口贯穿所述支撑板，并暴露所述金属图案层的表面；其中，暴露的所述金属图案层的表面形成所述晶粒承载腔的晶粒承载面，所述晶粒承载面用于与放置于所述晶粒承载腔中的晶粒耦合。本发明实施例适用于芯片封装中。
-
公开(公告)号：CN116053245A
公开(公告)日：2023-05-02
申请号：CN202211690366.7
申请日：2022-12-27
Applicant: 海光信息技术股份有限公司
IPC: H01L23/498 , H01L23/13 , H01L23/538 , H01L23/31 , H01L21/56 , H01L21/60 , H01L25/16
Abstract: 本发明实施例公开了一种三维芯片封装结构、芯片封装方法、芯片及电子设备，涉及集成电路封装技术领域，用于晶粒间高带宽互联通讯，为降低成本和提升单位封装面积内芯片晶体管密度及性能而发明。所述三维芯片封装结构包括第一封装基板、第二封装基板和至少两个芯片结构，其中，第一封装基板包括：第一互联层；第二封装基板设置于第一互联层上的空腔中，包括：第二互联层，第二互联层的介质层包括有机材料；每个芯片结构均包括上下堆叠连接的至少两个晶粒，每个芯片结构分别与第一封装基板和第二封装基板耦合；第二金属连线层中金属连线的排列密度大于第一金属连线层中金属连线的排列密度。本发明实施例适用于不同晶粒之间高密互联的应用场景。
-
公开(公告)号：CN116053237A
公开(公告)日：2023-05-02
申请号：CN202211595803.7
申请日：2022-12-13
Applicant: 海光信息技术股份有限公司
IPC: H01L23/492 , H01L21/768
Abstract: 本发明实施例公开的半导体封装器件及封装方法，涉及半导体技术领域，便于减少供电链路上的功耗损失。包括：封装基板；所述封装基板上具有互联导线，重布线层基板；所述重布线层基板布设于所述封装基板上；晶粒单元；所述晶粒单元的一部分连接于所述重布线层基板上，所述晶粒单元的另一部分连接于所述封装基板上；电源模块；所述电源模块位于所述晶粒单元的周边，且所述电源模块通过所述互联导线与所述晶粒单元电连接。本发明适用于芯片等器件封装场景中。
-
公开(公告)号：CN112382624A
公开(公告)日：2021-02-19
申请号：CN202011369115.X
申请日：2020-11-30
Applicant: 海光信息技术股份有限公司
IPC: H01L23/498 , H01L25/18 , H05K1/11 , G06F1/16
Abstract: 本发明提供了一种芯片及主板，该芯片包括具有相对的第一面及第二面的封装基板、设置在封装基板的第一面的至少一个内存裸片。封装基板的第一面设置有中央处理器裸片，中央处理器裸片与至少一个内存裸片中的每个内存裸片均电连接，以向每个内存裸片中写入数据或从每个内存裸片中读取数据。封装基板的第二面设置有用于与印刷电路板电连接的引脚，中央处理器裸片还与第二面的引脚电连接。通过将中央处理器裸片及至少一个内存裸片封装在一个封装基板上，且每个内存裸片均与中央处理器裸片电连接，从而通过封装基板上的中央处理器裸片及内存裸片即可工作，提高了芯片及主板的集成度，能够减小主板的印刷电路板的面积，简化系统设计，提高系统可靠性。
-
公开(公告)号：CN112379185A
公开(公告)日：2021-02-19
申请号：CN202011236909.9
申请日：2020-11-06
Applicant: 海光信息技术股份有限公司
Abstract: 本发明提供了一种裸片的电源噪声测试结构，通过采用第一引入端电源和地焊盘与第一去耦电容断开，在通过第一引出端电源和地焊盘测试裸片上的待测试电源和地连接点的电源噪声时，测试信号及反馈信号直接通过裸片上的待测试电源和地连接点传输给封装基板上的第一引入端电源和地焊盘，之后通过第一引入端电源和地焊盘直接传输给第一引出端电源和地焊盘，没有经过第一去耦电容去噪，使测得的电源噪声为裸片上的待测试电源和地连接点的真实电源噪声。即将裸片上的待测试电源和地触点单独引出，形成裸片上的待测试电源和地触点到封装基板上的第一引出端电源和地焊盘的独立传输路径，以去除封装基板对裸片上电源噪声测试的影响。
-
Patent Agency Ranking
公开(公告)号：CN112379185B
公开(公告)日：2023-03-21
申请号：CN202011236909.9
申请日：2020-11-06
Applicant: 海光信息技术股份有限公司
Abstract: 本发明提供了一种裸片的电源噪声测试结构，通过采用第一引入端电源和地焊盘与第一去耦电容断开，在通过第一引出端电源和地焊盘测试裸片上的待测试电源和地连接点的电源噪声时，测试信号及反馈信号直接通过裸片上的待测试电源和地连接点传输给封装基板上的第一引入端电源和地焊盘，之后通过第一引入端电源和地焊盘直接传输给第一引出端电源和地焊盘，没有经过第一去耦电容去噪，使测得的电源噪声为裸片上的待测试电源和地连接点的真实电源噪声。即将裸片上的待测试电源和地触点单独引出，形成裸片上的待测试电源和地触点到封装基板上的第一引出端电源和地焊盘的独立传输路径，以去除封装基板对裸片上电源噪声测试的影响。
-
公开(公告)号：CN110994226B
公开(公告)日：2021-12-10
申请号：CN201911345972.3
申请日：2019-12-24
Applicant: 海光信息技术股份有限公司
Abstract: 一种插槽、主板和处理装置。该插槽包括中心区域和围绕中心区域设置的至少两个子插槽对，各子插槽对包括两个子插槽，各插槽包括多个引脚针；各引脚针包括固定端和接触端，固定端被配置为与电路板上的焊点相连，接触端被配置为与处理器的接触垫接触，固定端在电路板上的正投影到接触端在电路板上的正投影的方向为引脚针的取向方向，同一子插槽对中的两个子插槽相对于中心区域对称设置，同一子插槽对中的两个子插槽中的引脚针的取向方向相反。该插槽可提高插槽的制作良率，并且可降低插槽的维护成本。
-
公开(公告)号：CN112382621A
公开(公告)日：2021-02-19
申请号：CN202011242713.0
申请日：2020-11-09
Applicant: 海光信息技术股份有限公司
IPC: H01L23/373 , H01L25/18 , H01L21/60
Abstract: 本发明提供一种多芯片封装模块，包括：两个以上的芯片，所述芯片为对背面经过研磨减薄的芯片；中介板，具有与所述两个以上的芯片的针脚对应的通孔，所述通孔内设置有导电金属；所述两个以上的芯片设置在所述中介板上；金属层，通过电镀、蒸镀或沉积设置在所述一个以上的芯片背面。本发明能够加快芯片的散热速度，降低芯片的工作温度，确保芯片的工作性能。
-
公开(公告)号：CN119833505A
公开(公告)日：2025-04-15
申请号：CN202411975340.6
申请日：2024-12-30
Applicant: 海光信息技术股份有限公司
IPC: H01L23/498 , H01L21/52 , H01L21/48
Abstract: 本发明实施例公开了一种芯片及其封装方法、电子设备，涉及集成电路封装技术领域，能够有效降低信号的回波损耗，提升信号完整性。所述芯片包括晶粒以及依次设置的支撑板和互联层；所述支撑板上设置有用于容纳所述晶粒的腔体，所述腔体的开口方向朝向所述互联层；所述互联层包括交替堆叠的金属图案层和介质层，其中，所述腔体的开口暴露所述金属图案层，暴露的所述金属图案层耦合所述晶粒；所述芯片还包括设置于所述腔体表面的粘合层，所述粘合层用于将晶粒与所述腔体表面固定。本发明实施例适用于芯片封装中。
-
公开(公告)号：CN219123213U
公开(公告)日：2023-06-02
申请号：CN202223352432.8
申请日：2022-12-13
Applicant: 海光信息技术股份有限公司
IPC: H01L23/12 , H01L23/367 , H01L23/48 , H01L23/488 , H01L23/498 , H01L23/538 , H01L23/58
Abstract: 本实用新型实施例公开的半导体封装器件，涉及半导体技术领域，便于减少供电链路上的功耗损失。包括：封装基板；所述封装基板上具有互联导线，重布线层基板；所述重布线层基板布设于所述封装基板上；晶粒单元；所述晶粒单元的一部分连接于所述重布线层基板上，所述晶粒单元的另一部分连接于所述封装基板上；电源模块；所述电源模块位于所述晶粒单元的周边，且所述电源模块通过所述互联导线与所述晶粒单元电连接。本实用新型适用于芯片等器件封装场景中。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.023 seconds)
