半导体器件
    1.
    发明公开

    公开(公告)号:CN112582356A

    公开(公告)日:2021-03-30

    申请号:CN202011021061.8

    申请日:2020-09-25

    Abstract: 半导体器件包括半导体元件(40)、用于将半导体元件夹在之间的布线元件(50)、密封树脂体(30)。半导体元件(40)具有在其上形成有作为宽带隙半导体的SiC基材的SBD(12)。半导体元件(40)在两个表面上具有两个主电极(41、42)。布线元件(50)包括(i)电连接至第一主电极的散热器(51)和(ii)电连接至第二主电极的散热器以及端子(52、53)。该半导体器件还包括绝缘体(70)。绝缘体(70)具有由硅制成的非导电元件(13)。绝缘体(70)在两个表面上均具有用于散热器(51、52)的机械连接的接头(71、72)。

    半导体装置
    2.
    发明公开

    公开(公告)号:CN113491008A

    公开(公告)日:2021-10-08

    申请号:CN202080013456.5

    申请日:2020-01-14

    Abstract: 半导体装置具备半导体芯片(10、10a~10c)、设在半导体芯片的背面侧的第1导电性部件(30)和设在半导体芯片的表面侧的第2导电性部件(20、40)。半导体芯片具备:半导体基板(11、11a),具有形成有元件的多个有源区域(a1~a4、a11~a16)和配置在有源区域间及有源区域的外周的不形成元件的非有源区域(na1~na5);表层电极(14),在多个有源区域上及多个有源区域间的非有源区域上连续地配置;以及第1栅极布线(12)和第2栅极布线(13),作为设在非有源区域的表面侧的栅极布线,上述第1栅极布线(12)配置在表层电极的周边,上述第2栅极布线(13)配置在与表层电极对置的位置。

    半导体装置
    3.
    发明授权

    公开(公告)号:CN113491008B

    公开(公告)日:2024-01-16

    申请号:CN202080013456.5

    申请日:2020-01-14

    Abstract: 半导体装置具备半导体芯片(10、10a~10c)、设在半导体芯片的背面侧的第1导电性部件(30)和设在半导体芯片的表面侧的第2导电性部件(20、40)。半导体芯片具备:半导体基板(11、11a),具有形成有元件的多个有源区域(a1~a4、a11~a16)和配置在有源区域间及有源区域的外周的不形成元件的非有源区域(na1~na5);表层电极(14),在多个有源区域上及多个有源区域间的非有源区域上连续地配置;以及第1栅极布线的表面侧的栅极布线,上述第1栅极布线(12)配(12)和第2栅极布线(13),作为设在非有源区域

    半导体装置
    4.
    发明公开

    公开(公告)号:CN110192275A

    公开(公告)日:2019-08-30

    申请号:CN201780083579.4

    申请日:2017-11-10

    Abstract: 在半导体装置中,第1半导体模组(30)构成上臂,具有相互并联地连接的多个半导体芯片(301)、封固树脂体(300)及正极端子(305)。第2半导体模组(40)构成下臂,具有相互并联地连接的多个半导体芯片(401)、封固树脂体(400)及负极端子(406)。在与作为层叠方向的Z方向正交的X方向上,第1、第2半导体模组排列配置。第1、第2半导体模组中的至少一方具有将半导体芯片(301)的低电位侧的电极和半导体芯片(401)的高电位侧的电极进行电气性中继的中继端子(307、408)。

    半导体器件
    5.
    发明授权

    公开(公告)号:CN112582356B

    公开(公告)日:2025-05-06

    申请号:CN202011021061.8

    申请日:2020-09-25

    Abstract: 半导体器件包括半导体元件(40)、用于将半导体元件夹在之间的布线元件(50)、密封树脂体(30)。半导体元件(40)具有在其上形成有作为宽带隙半导体的SiC基材的SBD(12)。半导体元件(40)在两个表面上具有两个主电极(41、42)。布线元件(50)包括(i)电连接至第一主电极的散热器(51)和(ii)电连接至第二主电极的散热器以及端子(52、53)。该半导体器件还包括绝缘体(70)。绝缘体(70)具有由硅制成的非导电元件(13)。绝缘体(70)在两个表面上均具有用于散热器(51、52)的机械连接的接头(71、72)。

    半导体装置
    6.
    发明授权

    公开(公告)号:CN110192275B

    公开(公告)日:2023-07-11

    申请号:CN201780083579.4

    申请日:2017-11-10

    Abstract: 在半导体装置中,第1半导体模组(30)构成上臂,具有相互并联地连接的多个半导体芯片(301)、封固树脂体(300)及正极端子(305)。第2半导体模组(40)构成下臂,具有相互并联地连接的多个半导体芯片(401)、封固树脂体(400)及负极端子(406)。在与作为层叠方向的Z方向正交的X方向上,第1、第2半导体模组排列配置。第1、第2半导体模组中的至少一方具有将半导体芯片(301)的低电位侧的电极和半导体芯片(401)的高电位侧的电极进行电气性中继的中继端子(307、408)。

Patent Agency Ranking