-
公开(公告)号：CN118339766A
公开(公告)日：2024-07-12
申请号：CN202280079126.5
申请日：2022-10-21
Applicant: 株式会社村田制作所
IPC: H03F3/45
Abstract: 包含供差动信号输入的一对差动输入节点、以及供差动信号输出的一对差动输出节点的第一差动放大电路配置于基板。第一转换器的二次线圈的两端分别与第一差动放大电路的一对差动输入节点连接，二次线圈的中间位置被交流接地。第二转换器的一次线圈的两端分别与第一差动放大电路的一对差动输出节点连接，一次线圈的中间位置被交流接地。将第一转换器的二次线圈的两端分别与第一差动放大电路的一对差动输入节点连接的差动布线对、以及将第一差动放大电路的一对差动输出节点分别与第二转换器的一次线圈的两端连接的差动布线对中的一个差动布线对的两根布线在俯视基板时相互交叉。
-
公开(公告)号：CN113014212B
公开(公告)日：2023-10-31
申请号：CN202011518210.1
申请日：2020-12-21
Applicant: 株式会社村田制作所
IPC: H03F3/20
Abstract: 本发明提供能够抑制晶体管列所占的区域的长度的长大化、且抑制从晶体管到阻抗转换电路的寄生电阻的增大、寄生电感的偏差的增大的功率放大模块。半导体芯片包括多个晶体管列。与多个晶体管列对应地配置有与晶体管的集电极连接的第一凸块，配置有与发射极连接的第二凸块。晶体管列沿着凸多边形的边配置。设置于电路板的第一焊盘以及第二焊盘分别与第一凸块以及的第二凸块连接。第一阻抗转换电路将第一焊盘和信号输出端子连接。晶体管列的多个晶体管被分组为多个组，第一阻抗转换电路包括针对每个组配置的电抗元件。
-
公开(公告)号：CN110858589B
公开(公告)日：2023-10-31
申请号：CN201910660139.1
申请日：2019-07-22
Applicant: 株式会社村田制作所
IPC: H01L27/082 , H01L29/08 , H01L29/737 , H03F3/19
Abstract: 本发明提供了HBT，其不会导致芯片尺寸的增大而能够抑制基于雪崩倍增的破坏。第1子集电极层成为在异质结双极晶体管的集电极层中流动的集电极电流的流入路径。在集电极层与第1子集电极层之间配置有掺杂浓度比第1子集电极层的掺杂浓度低的集电极镇流电阻层。
-
公开(公告)号：CN114520224A
公开(公告)日：2022-05-20
申请号：CN202111273521.0
申请日：2021-10-29
Applicant: 株式会社村田制作所
IPC: H01L27/02 , H01L27/06 , H01L29/737 , H01L23/367
Abstract: 本发明提供一种包含多个半导体元件，且适合小型化的半导体装置。在基板的一个面上在一个方向上排列配置多个晶体管，各晶体管相互并联连接。多个晶体管分别包含从基板侧开始依次层叠的集电极层、基极层以及发射极层。在多个晶体管中相互相邻的两个晶体管之间的区域中的至少一个区域分别配置有无源元件。在多个晶体管中的每个晶体管的集电极层与基板之间配置有与集电极层电连接的集电极电极。
-
公开(公告)号：CN109616516B
公开(公告)日：2022-04-12
申请号：CN201811024684.3
申请日：2018-09-04
Applicant: 株式会社村田制作所
IPC: H01L29/737 , H01L29/735 , H01L29/10 , H01L27/102
Abstract: 本发明提供具有能够使基极层变薄来实现高速化的结构的双极晶体管。在由化合物半导体构成的基板之上形成集电极层、基极层以及发射极层。发射极层在俯视时与基极层的边缘相比配置在内侧。在发射极层以及基极层的一部分的区域之上配置基极电极以形成在俯视时从发射极层的内侧到达基极层的外侧。在基极层中的不与发射极层重叠的部分和基极电极之间配置绝缘膜。合金层从基极电极在厚度方向上贯通发射极层并到达基极层。合金层包含基极电极的一部分的构成元素、和发射极层以及上述基极层的构成元素。
-
Patent Agency Ranking
公开(公告)号：CN112787629A
公开(公告)日：2021-05-11
申请号：CN202011213345.7
申请日：2020-11-03
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种可抑制半导体芯片的面积变大的有源平衡‑不平衡变压器电路、功率放大电路以及功率放大模块。有源平衡‑不平衡变压器电路(10)包含：晶体管(Q1)以及晶体管(Q2)，发射极彼此电连接，并输出差动信号；和电路要素(30)，连接在晶体管(Q1)的发射极和晶体管(Q2)的发射极的连接点与基准电位之间，在输入信号的特定的频率下的阻抗看上去充分大于其它频率下的阻抗。在晶体管(Q1)的基极被施加输入端子(Pin)的输入信号，在晶体管(Q2)的基极被施加基准电位，在晶体管(Q1)以及晶体管(Q2)的集电极被施加电源电压(Vcc)，将晶体管(Q1)和晶体管(Q2)的集电极的信号作为上述差动信号输出。
-
公开(公告)号：CN112104332A
公开(公告)日：2020-12-18
申请号：CN202010558348.8
申请日：2020-06-18
Applicant: 株式会社村田制作所
IPC: H03F3/21 , H03F3/68 , H03F3/19 , H03F1/30 , H01L23/367
Abstract: 本发明提供了能够提高散热特性的半导体元件和功率放大装置。半导体元件具有：半导体基板；第一放大器和第二放大器，被设置于半导体基板，在第一方向上相邻；第一基准电位凸块，被设置于半导体基板的主面，连接第一放大器和基准电位；第二基准电位凸块，被设置于半导体基板的主面，在第一方向上与第一基准电位凸块相邻，连接第二放大器和基准电位；以及矩形状凸块，被设置于半导体基板的主面，在俯视时，该矩形状凸块被设置于第一基准电位凸块与第二基准电位凸块之间，与第一方向正交的第二方向的第二宽度比第一方向的第一宽度大，矩形状凸块的第二宽度比第一基准电位凸块和第二基准电位凸块中的至少一方的第二方向的宽度大。
-
公开(公告)号：CN110858589A
公开(公告)日：2020-03-03
申请号：CN201910660139.1
申请日：2019-07-22
Applicant: 株式会社村田制作所
IPC: H01L27/082 , H01L29/08 , H01L29/737 , H03F3/19
Abstract: 本发明提供了HBT，其不会导致芯片尺寸的增大而能够抑制基于雪崩倍增的破坏。第1子集电极层成为在异质结双极晶体管的集电极层中流动的集电极电流的流入路径。在集电极层与第1子集电极层之间配置有掺杂浓度比第1子集电极层的掺杂浓度低的集电极镇流电阻层。
-
公开(公告)号：CN106560758B
公开(公告)日：2018-05-22
申请号：CN201610885337.4
申请日：2016-10-10
Applicant: 株式会社村田制作所
IPC: G05F3/26
CPC classification number: H03F1/0222 , G05F3/262 , H03F1/301 , H03F1/302 , H03F3/04 , H03F3/191 , H03F3/193 , H03F3/21 , H03F2200/18 , H03F2200/451
Abstract: 本发明提供一种无论电源电压如何变动，均能稳定地输出电流的电流输出电路。本发明的电流输出电路包括：第1FET，对该第1FET的源极提供电源电压，对该第1FET的栅极提供第1电压，并从该第1FET的漏极输出第1电流；第2FET，对该第2FET的源极提供电源电压，对该第2FET的栅极提供第1电压，并从该第2FET的漏极输出输出电流；第1控制电路，该第1控制电路控制第1电压，使得第1电流成为目标电平；以及第2控制电路，该第2控制电路进行使第1FET的漏极电压与第2FET的漏极电压相等的控制。
-
公开(公告)号：CN104065349B
公开(公告)日：2018-02-02
申请号：CN201410100764.8
申请日：2014-03-18
Applicant: 株式会社村田制作所
CPC classification number: H03F1/0205 , H03F1/30 , H03F1/302 , H03F1/32 , H03F1/56 , H03F3/189 , H03F3/19 , H03F3/21 , H03F3/245 , H03F2200/108 , H03F2200/129 , H03F2200/222 , H03F2200/318 , H03F2200/387 , H03F2200/411 , H03F2200/447 , H03F2200/451 , H03F2200/555
Abstract: 本发明的目的在于提供一种能以低电压进行驱动的射频放大电路。射频放大电路包括:放大晶体管，该放大晶体管将通过匹配电路输入至基极的射频信号进行放大并输出；第1偏压用晶体管，该第1偏压用晶体管与放大晶体管进行电流镜连接，将偏压提供给放大晶体管；以及第2偏压用晶体管，该第2偏压用晶体管与放大晶体管的基极进行射极跟随器连接，将偏压提供给放大晶体管。
-
-
-
-
-
-
-
-
-
Search Results
77
records
(took 0.026 seconds)
