-
公开(公告)号：CN107316861B
公开(公告)日：2020-10-16
申请号：CN201710239749.5
申请日：2017-04-13
Applicant: 株式会社村田制作所
IPC: H01L27/02
Abstract: 本发明提供一种能降低多个单位晶体管间的温度偏差的半导体装置。半导体装置包括：半导体基板；以及晶体管组，该晶体管组包含至少1列晶体管列，该至少1列晶体管列在半导体基板上，沿第1方向排列配置有多个单位晶体管，至少1列晶体管列中的第1晶体管列包含：第1一组单位晶体管，该第1一组单位晶体管由以第1间隔相邻的2个单位晶体管构成；以及第2一组单位晶体管，该第2一组单位晶体管由以第2间隔相邻的2个单位晶体管构成，第1一组单位晶体管与第2一组单位晶体管相比，其形成在接近第1晶体管列在第1方向上的中心的位置，且第1间隔比第2间隔宽。
-
公开(公告)号：CN106560758B
公开(公告)日：2018-05-22
申请号：CN201610885337.4
申请日：2016-10-10
Applicant: 株式会社村田制作所
IPC: G05F3/26
CPC classification number: H03F1/0222 , G05F3/262 , H03F1/301 , H03F1/302 , H03F3/04 , H03F3/191 , H03F3/193 , H03F3/21 , H03F2200/18 , H03F2200/451
Abstract: 本发明提供一种无论电源电压如何变动，均能稳定地输出电流的电流输出电路。本发明的电流输出电路包括：第1FET，对该第1FET的源极提供电源电压，对该第1FET的栅极提供第1电压，并从该第1FET的漏极输出第1电流；第2FET，对该第2FET的源极提供电源电压，对该第2FET的栅极提供第1电压，并从该第2FET的漏极输出输出电流；第1控制电路，该第1控制电路控制第1电压，使得第1电流成为目标电平；以及第2控制电路，该第2控制电路进行使第1FET的漏极电压与第2FET的漏极电压相等的控制。
-
公开(公告)号：CN106301396B
公开(公告)日：2019-03-15
申请号：CN201610191805.8
申请日：2016-03-30
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种对应于多模和多频并且适用于下行载波聚合的通信单元，其具备第1功率放大模块和第2功率放大模块，第1功率放大模块包括：对第1通信方式下的第1发送信号进行放大的第1功率放大器、对第1通信方式下的第2发送信号进行放大的第2功率放大器、对第2通信方式下的第3发送信号进行放大的第3功率放大器、对第2通信方式下的第4发送信号进行放大的第4功率放大器、生成第1偏置电流的第1偏置电流生成电路、以及将第1偏置电流转换成第2偏置电流的偏置电流转换电路，第2功率放大模块包括：对第1通信方式下的第5发送信号进行放大的第5功率放大器、以及生成提供给第5功率放大器的第3偏置电流的第2偏置电流生成电路。
-
公开(公告)号：CN106301396A
公开(公告)日：2017-01-04
申请号：CN201610191805.8
申请日：2016-03-30
Applicant: 株式会社村田制作所
CPC classification number: H04W52/52 , H03F1/0261 , H03F3/195 , H03F3/245 , H03F3/68 , H03F2200/111 , H04B7/265 , H04L5/14 , H04W72/042 , H04W88/06 , H04B1/005
Abstract: 本发明提供一种对应于多模和多频并且适用于下行载波聚合的通信单元，其具备第1功率放大模块和第2功率放大模块，第1功率放大模块包括：对第1通信方式下的第1发送信号进行放大的第1功率放大器、对第1通信方式下的第2发送信号进行放大的第2功率放大器、对第2通信方式下的第3发送信号进行放大的第3功率放大器、对第2通信方式下的第4发送信号进行放大的第4功率放大器、生成第1偏置电流的第1偏置电流生成电路、以及将第1偏置电流转换成第2偏置电流的偏置电流转换电路，第2功率放大模块包括：对第1通信方式下的第5发送信号进行放大的第5功率放大器、以及生成提供给第5功率放大器的第3偏置电流的第2偏置电流生成电路。
-
公开(公告)号：CN106817089B
公开(公告)日：2020-11-03
申请号：CN201611041657.8
申请日：2016-11-22
Applicant: 株式会社村田制作所
Abstract: 本发明提供在发送接收频率间隔较窄的频带中抑制接收频带的噪声产生的功率放大模块。功率放大模块，包括：第一输入端子，该第一输入端子输入第一频带中的第一发送信号；第二输入端子，该第二输入端子输入比第一频带的发送接收频率间隔窄的第二频带中的第二发送信号；第一放大电路，第一发送信号被输入至该第一放大电路，该第一放大电路将放大所述第一发送信号后的第一放大信号输出；第二放大电路，第二发送信号被输入至该第二放大电路，该第二放大电路将放大所述第二发送信号后的第二放大信号输出；第三放大电路，第一或第二放大信号被输入至该第三放大电路，该第三放大电路将放大所述第一或第二放大信号后的输出信号输出；以及衰减电路，该衰减电路设置在所述第二输入端子与所述第二放大电路之间，使第二频带中的接收频带分量衰减。
-
Patent Agency Ranking
公开(公告)号：CN106817096B
公开(公告)日：2019-11-29
申请号：CN201611048553.X
申请日：2016-11-24
Applicant: 株式会社村田制作所
Abstract: 本发明涉及一种功率放大装置。包括放大第1无线频率信号且输出第2无线频率信号的第1晶体管；放大第2无线频率信号且输出第3无线频率信号的第2晶体管；向第1晶体管的基极提供第1偏置电流的第1偏置电路；向第2晶体管的基极提供第2偏置电流的第2偏置电路，第1偏置电路包括从发射极或源极输出第1偏置电流的第3晶体管；一端输入第1无线频率信号且另一端与第1晶体管的基极相连接的电容器；一端与第3晶体管的发射极或源极相连接且另一端与第1晶体管的基极相连接的第1电阻器；一端与电容器的一端相连接且另一端与第3晶体管的发射极或源极相连接的第2电阻器；一端与电容器的一端相连接且另一端与第1晶体管的基极相连接的第3电阻器。
-
公开(公告)号：CN107316861A
公开(公告)日：2017-11-03
申请号：CN201710239749.5
申请日：2017-04-13
Applicant: 株式会社村田制作所
IPC: H01L27/02
Abstract: 本发明提供一种能降低多个单位晶体管间的温度偏差的半导体装置。半导体装置包括：半导体基板；以及晶体管组，该晶体管组包含至少1列晶体管列，该至少1列晶体管列在半导体基板上，沿第1方向排列配置有多个单位晶体管，至少1列晶体管列中的第1晶体管列包含：第1一组单位晶体管，该第1一组单位晶体管由以第1间隔相邻的2个单位晶体管构成；以及第2一组单位晶体管，该第2一组单位晶体管由以第2间隔相邻的2个单位晶体管构成，第1一组单位晶体管与第2一组单位晶体管相比，其形成在接近第1晶体管列在第1方向上的中心的位置，且第1间隔比第2间隔宽。
-
公开(公告)号：CN110021595A
公开(公告)日：2019-07-16
申请号：CN201910018835.2
申请日：2019-01-09
Applicant: 株式会社村田制作所
IPC: H01L27/06
Abstract: 本发明提供能够抑制发射极电阻的增大且具有适合于高输出动作的构成的半导体装置。多个单位晶体管在基板的表面沿第一方向排列地配置。与单位晶体管对应地配置输入电容元件。在单位晶体管的发射极层连接发射极共用布线。在与发射极共用布线重叠的位置设置从发射极共用布线到达至基板的背面的导通孔。在单位晶体管的集电极层连接集电极共用布线。多个输入电容元件、发射极共用布线、多个单位晶体管以及集电极共用布线按上述记载顺序沿第二方向排列地配置。将多个输入电容元件与对应的单位晶体管的基极层连接的基极布线与发射极共用布线不物理性接触地交叉。
-
公开(公告)号：CN106817096A
公开(公告)日：2017-06-09
申请号：CN201611048553.X
申请日：2016-11-24
Applicant: 株式会社村田制作所
Abstract: 本发明涉及一种功率放大模块。包括放大第1无线频率信号且输出第2无线频率信号的第1晶体管；放大第2无线频率信号且输出第3无线频率信号的第2晶体管；向第1晶体管的基极提供第1偏置电流的第1偏置电路；向第2晶体管的基极提供第2偏置电流的第2偏置电路，第1偏置电路包括从发射极或源极输出第1偏置电流的第3晶体管；一端输入第1无线频率信号且另一端与第1晶体管的基极相连接的电容器；一端与第3晶体管的发射极或源极相连接且另一端与第1晶体管的基极相连接的第1电阻器；一端与电容器的一端相连接且另一端与第3晶体管的发射极或源极相连接的第2电阻器；一端与电容器的一端相连接且另一端与第1晶体管的基极相连接的第3电阻器。
-
公开(公告)号：CN117099211A
公开(公告)日：2023-11-21
申请号：CN202280023936.9
申请日：2022-02-17
Applicant: 株式会社村田制作所
IPC: H01L29/737
Abstract: 在基板上沿第一方向排列配置有多个单元。多个单元分别包含：双极晶体管；在俯视时包含于双极晶体管的基极层的发射极电极；以及基极电极。多个单元的双极晶体管相互并联地连接。多个单元中的位于两端的第一单元以外的至少一个第二单元的耐破坏性比第一单元的耐破坏性高。提供一种并不局限于面朝上安装而在倒装芯片安装的情况下也能够抑制耐破坏性的降低的半导体装置。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.046 seconds)
