-
公开(公告)号：CN107210734B
公开(公告)日：2020-11-17
申请号：CN201580072917.5
申请日：2015-10-21
Applicant: 株式会社村田制作所
IPC: H03K3/037
Abstract: 本发明提供一种无需使用同时具有置位端子及复位端子的触发器，便可更改初始值的寄存器电路。寄存器电路包括：第一触发器，该第一触发器根据时钟信号的输入，将第一信号由第一值变化为第二值；输出控制电路，该输出控制电路在所述第一信号为所述第一值时，将由初始值布线提供的输出信号的初始值输出为第二信号，在所述第一信号为所述第二值时，根据指示输入信号写入的写入信号将所述输入信号输出为所述第二信号；第二触发器，该第二触发器基于所述时钟信号将所述第二信号锁存并输出；以及选择器，该选择器在所述第一信号为所述第一值时，将所述初始值输出为所述输出信号，在所述第一信号为所述第二值时，将由所述第二触发器提供的所述第二信号输出为所述输出信号。
-
公开(公告)号：CN107769734A
公开(公告)日：2018-03-06
申请号：CN201710447477.8
申请日：2017-06-14
Applicant: 株式会社村田制作所
CPC classification number: H03F1/565 , H03F3/193 , H03F3/195 , H03F2200/225 , H03F2200/237 , H03F2200/387 , H03F2200/391 , H03F2200/402 , H03F2200/451 , H03F2203/21124 , H03H7/38 , H03F1/12 , H03F1/56 , H03F3/19 , H03F3/21
Abstract: 本发明提供一种即使元件存在差异也能抑制高次谐波终端电路的特性劣化的功率放大模块。功率放大模块包括：放大器，该放大器对输入信号进行放大并输出放大信号；高次谐波终端电路，该高次谐波终端电路设置于放大器的后级，并使放大信号的高次谐波分量衰减，且具备至少1个FET；以及控制电路，该控制电路对至少1个FET的栅极电压进行控制，从而调整至少1个FET的寄生电容的电容值，控制电路对至少1个FET的寄生电容的电容值进行调整，从而调整高次谐波终端电路的谐振频率。
-
公开(公告)号：CN107210734A
公开(公告)日：2017-09-26
申请号：CN201580072917.5
申请日：2015-10-21
Applicant: 株式会社村田制作所
IPC: H03K3/037
Abstract: 本发明提供一种无需使用同时具有置位端子及复位端子的触发器，便可更改初始值的寄存器电路。寄存器电路包括：第一触发器，该第一触发器根据时钟信号的输入，将第一信号由第一值变化为第二值；输出控制电路，该输出控制电路在所述第一信号为所述第一值时，将由初始值布线提供的输出信号的初始值输出为第二信号，在所述第一信号为所述第二值时，根据指示输入信号写入的写入信号将所述输入信号输出为所述第二信号；第二触发器，该第二触发器基于所述时钟信号将所述第二信号锁存并输出；以及选择器，该选择器在所述第一信号为所述第一值时，将所述初始值输出为所述输出信号，在所述第一信号为所述第二值时，将由所述第二触发器提供的所述第二信号输出为所述输出信号。
-
Patent Agency Ranking
公开(公告)号：CN107870884B
公开(公告)日：2021-03-09
申请号：CN201710514203.6
申请日：2017-06-29
Applicant: 株式会社村田制作所
Abstract: 本发明提出了降低噪声的产生的数据传输器件，该噪声是由于不需要的串行时钟信号的传输而引起的。数据传输器件(10)包括时钟生成电路(40)，该时钟生成电路(40)生成与从主器件发送来的串行时钟信号(SCLK)同步的串行时钟信号(sa_clk)；判定电路(60)，该判定电路(60)判定来自主器件的请求是否是给本器件的；以及数据处理电路(80)，该数据处理电路(80)将判定为来自主器件的请求是给本器件的作为条件，从时钟生成电路(40)接受串行时钟信号(s_clk)的传输并进行动作。
-
公开(公告)号：CN107870884A
公开(公告)日：2018-04-03
申请号：CN201710514203.6
申请日：2017-06-29
Applicant: 株式会社村田制作所
Abstract: 本发明提出了降低噪声的产生的数据传输器件，该噪声是由于不需要的串行时钟信号的传输而引起的。数据传输器件(10)包括时钟生成电路(40)，该时钟生成电路(40)生成与从主器件发送来的串行时钟信号(SCLK)同步的串行时钟信号(sa_clk)；判定电路(60)，该判定电路(60)判定来自主器件的请求是否是给本器件的；以及数据处理电路(80)，该数据处理电路(80)将判定为来自主器件的请求是给本器件的作为条件，从时钟生成电路(40)接受串行时钟信号(s_clk)的传输并进行动作。
-
公开(公告)号：CN107769734B
公开(公告)日：2021-09-10
申请号：CN201710447477.8
申请日：2017-06-14
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种即使元件存在差异也能抑制高次谐波终端电路的特性劣化的功率放大模块。功率放大模块包括：放大器，该放大器对输入信号进行放大并输出放大信号；高次谐波终端电路，该高次谐波终端电路设置于放大器的后级，并使放大信号的高次谐波分量衰减，且具备至少1个FET；以及控制电路，该控制电路对至少1个FET的栅极电压进行控制，从而调整至少1个FET的寄生电容的电容值，控制电路对至少1个FET的寄生电容的电容值进行调整，从而调整高次谐波终端电路的谐振频率。
-
公开(公告)号：CN104137332B
公开(公告)日：2016-04-20
申请号：CN201380011469.9
申请日：2013-02-13
Applicant: 株式会社村田制作所
IPC: H01Q1/50
Abstract: 在天线元件(21)与接地电极(51)之间产生寄生电容(Ca)。电容检测电路(60)检测该寄生电容(Ca)。在天线元件(21)和供电电路(40)之间的传输路径即无线通信信号路径中设置有作为天线匹配电路的可变匹配电路(30)。反馈控制电路(70)基于电容检测电路(60)的检测结果，即根据寄生电容(Ca)来向可变匹配电路(30)提供控制信号。电容检测电路(60)由恒流源、及对从该恒流源向天线充电直至达到规定电压的时间进行计时的计时单元构成。由此，能解决因使用极低频的信号所导致的问题、及伴随着环境噪音的影响、微小信号的放大而导致的问题，并且能检测出使天线特性发生变化的周围环境，对天线特性进行适当校正，从而始终维持稳定的天线特性。
-
公开(公告)号：CN104137332A
公开(公告)日：2014-11-05
申请号：CN201380011469.9
申请日：2013-02-13
Applicant: 株式会社村田制作所
IPC: H01Q1/50
Abstract: 在天线元件(21)与接地电极(51)之间产生寄生电容(Ca)。电容检测电路(60)检测该寄生电容(Ca)。在天线元件(21)和供电电路(40)之间的传输路径即无线通信信号路径中设置有作为天线匹配电路的可变匹配电路(30)。反馈控制电路(70)基于电容检测电路(60)的检测结果，即根据寄生电容(Ca)来向可变匹配电路(30)提供控制信号。电容检测电路(60)由恒流源、及对从该恒流源向天线充电直至达到规定电压的时间进行计时的计时单元构成。由此，能解决因使用极低频的信号所导致的问题、及伴随着环境噪音的影响、微小信号的放大而导致的问题，并且能检测出使天线特性发生变化的周围环境，对天线特性进行适当校正，从而始终维持稳定的天线特性。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.02 seconds)
