-
公开(公告)号：CN113448894A
公开(公告)日：2021-09-28
申请号：CN202110322912.0
申请日：2021-03-25
Applicant: 株式会社村田制作所
IPC: G06F13/16
Abstract: 提供一种数据通信装置和数据通信模块，在能够进行设备的小型化的同时能够进行提高了便利性的数据的读出。数据通信装置(10)具备：固定值存储部(101)，存储固定值；接收数据存储部(102)，存储通过总线(111)输入的接收数据；输出数据存储部(103)，存储输出数据；比较判定部(104)，输出表示固定值和接收数据的值的比较判定结果的比较判定结果信号；数据输出部(105)，具有将输出数据输出到总线(111)的第1状态和不将输出数据输出到总线(111)的第2状态；指令解释部(108)，基于指令而输出数据输出控制信号；输出控制部(106)，基于比较判定结果信号和数据输出控制信号而输出用于将数据输出部(105)控制为第1状态或第2状态的控制信号。
-
公开(公告)号：CN107769734B
公开(公告)日：2021-09-10
申请号：CN201710447477.8
申请日：2017-06-14
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种即使元件存在差异也能抑制高次谐波终端电路的特性劣化的功率放大模块。功率放大模块包括：放大器，该放大器对输入信号进行放大并输出放大信号；高次谐波终端电路，该高次谐波终端电路设置于放大器的后级，并使放大信号的高次谐波分量衰减，且具备至少1个FET；以及控制电路，该控制电路对至少1个FET的栅极电压进行控制，从而调整至少1个FET的寄生电容的电容值，控制电路对至少1个FET的寄生电容的电容值进行调整，从而调整高次谐波终端电路的谐振频率。
-
-
-
公开(公告)号：CN107210734B
公开(公告)日：2020-11-17
申请号：CN201580072917.5
申请日：2015-10-21
Applicant: 株式会社村田制作所
IPC: H03K3/037
Abstract: 本发明提供一种无需使用同时具有置位端子及复位端子的触发器，便可更改初始值的寄存器电路。寄存器电路包括：第一触发器，该第一触发器根据时钟信号的输入，将第一信号由第一值变化为第二值；输出控制电路，该输出控制电路在所述第一信号为所述第一值时，将由初始值布线提供的输出信号的初始值输出为第二信号，在所述第一信号为所述第二值时，根据指示输入信号写入的写入信号将所述输入信号输出为所述第二信号；第二触发器，该第二触发器基于所述时钟信号将所述第二信号锁存并输出；以及选择器，该选择器在所述第一信号为所述第一值时，将所述初始值输出为所述输出信号，在所述第一信号为所述第二值时，将由所述第二触发器提供的所述第二信号输出为所述输出信号。
-
Patent Agency Ranking
-
公开(公告)号：CN111507054B
公开(公告)日：2023-11-03
申请号：CN202010045973.2
申请日：2020-01-15
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种数字输出监视电路以及高频前端电路，能够在混合搭载了数字电路和模拟电路的结构中容易地进行模拟电路的测试。数字输出监视电路具备：第一数字电路(110a)，进行串行数据与并行数据的相互变换；第二数字电路(120)，对从第一数字电路(110a)输出的数据进行解码，生成模拟电路(200)用的控制信号；以及第三数字电路(130)，至少将模拟电路(200)用的控制信号变换为数字数据。第一数字电路(110a)将从第三数字电路(130)输出的数据变换为串行数据，作为输出数据信号输出。
-
公开(公告)号：CN113448894B
公开(公告)日：2023-10-20
申请号：CN202110322912.0
申请日：2021-03-25
Applicant: 株式会社村田制作所
IPC: G06F13/16
Abstract: 提供一种数据通信装置和数据通信模块，在能够进行设备的小型化的同时能够进行提高了便利性的数据的读出。数据通信装置(10)具备：固定值存储部(101)，存储固定值；接收数据存储部(102)，存储通过总线(111)输入的接收数据；输出数据存储部(103)，存储输出数据；比较判定部(104)，输出表示固定值和接收数据的值的比较判定结果的比较判定结果信号；数据输出部(105)，具有将输出数据输出到总线(111)的第1状态和不将输出数据输出到总线(111)的第2状态；指令解释部(108)，基于指令而输出数据输出控制信号；输出控制部(106)，基于比较判定结果信号和数据输出控制信号而输出用于将数据输出部(105)控制为第1状态或第2状态的控制信号。
-
公开(公告)号：CN107870884B
公开(公告)日：2021-03-09
申请号：CN201710514203.6
申请日：2017-06-29
Applicant: 株式会社村田制作所
Abstract: 本发明提出了降低噪声的产生的数据传输器件，该噪声是由于不需要的串行时钟信号的传输而引起的。数据传输器件(10)包括时钟生成电路(40)，该时钟生成电路(40)生成与从主器件发送来的串行时钟信号(SCLK)同步的串行时钟信号(sa_clk)；判定电路(60)，该判定电路(60)判定来自主器件的请求是否是给本器件的；以及数据处理电路(80)，该数据处理电路(80)将判定为来自主器件的请求是给本器件的作为条件，从时钟生成电路(40)接受串行时钟信号(s_clk)的传输并进行动作。
-
公开(公告)号：CN107870884A
公开(公告)日：2018-04-03
申请号：CN201710514203.6
申请日：2017-06-29
Applicant: 株式会社村田制作所
Abstract: 本发明提出了降低噪声的产生的数据传输器件，该噪声是由于不需要的串行时钟信号的传输而引起的。数据传输器件(10)包括时钟生成电路(40)，该时钟生成电路(40)生成与从主器件发送来的串行时钟信号(SCLK)同步的串行时钟信号(sa_clk)；判定电路(60)，该判定电路(60)判定来自主器件的请求是否是给本器件的；以及数据处理电路(80)，该数据处理电路(80)将判定为来自主器件的请求是给本器件的作为条件，从时钟生成电路(40)接受串行时钟信号(s_clk)的传输并进行动作。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.023 seconds)
