-
公开(公告)号：CN109753136A
公开(公告)日：2019-05-14
申请号：CN201811324319.4
申请日：2018-11-08
Applicant: 株式会社村田制作所
IPC: G06F1/3237 , G06F13/42
Abstract: 本发明提供一种能够停止不必要的定时的内部时钟的生成并能够降低消耗电力的数据通信装置。数据通信装置是与主设备之间经由总线进行数据的通信的数据通信装置，具备：时钟控制信号生成电路，输出与数据通信装置的重置状态以及通信的状态相应的时钟控制信号；通信开始检测电路，基于总线上的时钟信号以及数据，检测通信的开始；时钟生成电路，基于总线上的时钟信号，生成内部时钟信号；以及数据处理控制电路，被供给内部时钟信号，控制与主设备的数据的通信处理，时钟生成电路基于时钟控制信号，在数据通信装置为重置状态的情况下以及在重置状态的解除后直到通信开始为止的期间，停止内部时钟信号的生成。
-
Patent Agency Ranking
公开(公告)号：CN107210734A
公开(公告)日：2017-09-26
申请号：CN201580072917.5
申请日：2015-10-21
Applicant: 株式会社村田制作所
IPC: H03K3/037
Abstract: 本发明提供一种无需使用同时具有置位端子及复位端子的触发器，便可更改初始值的寄存器电路。寄存器电路包括：第一触发器，该第一触发器根据时钟信号的输入，将第一信号由第一值变化为第二值；输出控制电路，该输出控制电路在所述第一信号为所述第一值时，将由初始值布线提供的输出信号的初始值输出为第二信号，在所述第一信号为所述第二值时，根据指示输入信号写入的写入信号将所述输入信号输出为所述第二信号；第二触发器，该第二触发器基于所述时钟信号将所述第二信号锁存并输出；以及选择器，该选择器在所述第一信号为所述第一值时，将所述初始值输出为所述输出信号，在所述第一信号为所述第二值时，将由所述第二触发器提供的所述第二信号输出为所述输出信号。
-
公开(公告)号：CN109753136B
公开(公告)日：2022-11-18
申请号：CN201811324319.4
申请日：2018-11-08
Applicant: 株式会社村田制作所
IPC: G06F1/3237 , G06F13/42
Abstract: 本发明提供一种能够停止不必要的定时的内部时钟的生成并能够降低消耗电力的数据通信装置。数据通信装置是与主设备之间经由总线进行数据的通信的数据通信装置，具备：时钟控制信号生成电路，输出与数据通信装置的重置状态以及通信的状态相应的时钟控制信号；通信开始检测电路，基于总线上的时钟信号以及数据，检测通信的开始；时钟生成电路，基于总线上的时钟信号，生成内部时钟信号；以及数据处理控制电路，被供给内部时钟信号，控制与主设备的数据的通信处理，时钟生成电路基于时钟控制信号，在数据通信装置为重置状态的情况下以及在重置状态的解除后直到通信开始为止的期间，停止内部时钟信号的生成。
-
公开(公告)号：CN107210734B
公开(公告)日：2020-11-17
申请号：CN201580072917.5
申请日：2015-10-21
Applicant: 株式会社村田制作所
IPC: H03K3/037
Abstract: 本发明提供一种无需使用同时具有置位端子及复位端子的触发器，便可更改初始值的寄存器电路。寄存器电路包括：第一触发器，该第一触发器根据时钟信号的输入，将第一信号由第一值变化为第二值；输出控制电路，该输出控制电路在所述第一信号为所述第一值时，将由初始值布线提供的输出信号的初始值输出为第二信号，在所述第一信号为所述第二值时，根据指示输入信号写入的写入信号将所述输入信号输出为所述第二信号；第二触发器，该第二触发器基于所述时钟信号将所述第二信号锁存并输出；以及选择器，该选择器在所述第一信号为所述第一值时，将所述初始值输出为所述输出信号，在所述第一信号为所述第二值时，将由所述第二触发器提供的所述第二信号输出为所述输出信号。
-
公开(公告)号：CN107870884B
公开(公告)日：2021-03-09
申请号：CN201710514203.6
申请日：2017-06-29
Applicant: 株式会社村田制作所
Abstract: 本发明提出了降低噪声的产生的数据传输器件，该噪声是由于不需要的串行时钟信号的传输而引起的。数据传输器件(10)包括时钟生成电路(40)，该时钟生成电路(40)生成与从主器件发送来的串行时钟信号(SCLK)同步的串行时钟信号(sa_clk)；判定电路(60)，该判定电路(60)判定来自主器件的请求是否是给本器件的；以及数据处理电路(80)，该数据处理电路(80)将判定为来自主器件的请求是给本器件的作为条件，从时钟生成电路(40)接受串行时钟信号(s_clk)的传输并进行动作。
-
公开(公告)号：CN107870884A
公开(公告)日：2018-04-03
申请号：CN201710514203.6
申请日：2017-06-29
Applicant: 株式会社村田制作所
Abstract: 本发明提出了降低噪声的产生的数据传输器件，该噪声是由于不需要的串行时钟信号的传输而引起的。数据传输器件(10)包括时钟生成电路(40)，该时钟生成电路(40)生成与从主器件发送来的串行时钟信号(SCLK)同步的串行时钟信号(sa_clk)；判定电路(60)，该判定电路(60)判定来自主器件的请求是否是给本器件的；以及数据处理电路(80)，该数据处理电路(80)将判定为来自主器件的请求是给本器件的作为条件，从时钟生成电路(40)接受串行时钟信号(s_clk)的传输并进行动作。
-
-
-
-
-
Search Results
6
records
(took 0.017 seconds)
