公开(公告)号：CN100521146C

公开(公告)日：2009-07-29

申请号：CN03130602.0

申请日：1998-02-18

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 石冢典男 ,  三浦英生 ,  池田修二 ,  铃木范夫 ,  松田安司 ,  吉田安子 ,  山本裕彦 ,  小林正道 ,  高松朗 ,  清水博文 ,  福田和司 ,  堀部晋一 ,  野添俊夫

IPC: H01L21/762 ,  H01L21/31

CPC classification number: H01L21/76232 ,  H01L21/76235 ,  H01L29/78

Abstract: 借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生，制造了一种具有高度可靠沟槽隔离结构的半导体器件，此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶，从而优化了元件隔离沟槽的形状，并使器件更精细，且改善了器件的电学特性。

公开(公告)号：CN1941324A

公开(公告)日：2007-04-04

申请号：CN200610135745.4

申请日：2001-10-31

Applicant: 株式会社日立制作所

Inventor： 山本直树 ,  木村绅一郎 ,  朴泽一幸 ,  内山博之 ,  铃木范夫 ,  西谷英辅

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/8242

CPC classification number: H01L21/28194 ,  H01L21/02057 ,  H01L21/02068 ,  H01L21/02071 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/0223 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/28061 ,  H01L21/28176 ,  H01L21/28247 ,  H01L21/31662 ,  H01L21/67115 ,  H01L21/76838 ,  H01L21/823437 ,  H01L21/84 ,  H01L27/10814 ,  H01L27/10873 ,  H01L27/10894 ,  H01L27/1214 ,  H01L29/4941 ,  H01L29/518

Abstract: 在形成一种其中在一个多晶硅膜上层叠一个WNx膜和一个W膜的多金属结构的栅电极7A之后，当执行使栅绝缘膜6再生的氧化处理时，在使各栅电极7A的侧壁上的氧化钨27还原的条件下，使晶片1加热和冷却。结果，使晶片1的表面上淀积的氧化钨27的量减少。

公开(公告)号：CN1184682C

公开(公告)日：2005-01-12

申请号：CN99816394.5

申请日：1999-12-10

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 铃木范夫 ,  壹添宏之 ,  児岛雅之 ,  冈本圭司 ,  堀部晋一 ,  渡部浩三 ,  吉田安子 ,  池田修二 ,  高松朗 ,  石塚典男 ,  荻岛淳史 ,  下田真岐

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L21/76229 ,  H01L21/76224 ,  H01L21/76232 ,  H01L27/10852 ,  H01L28/91

Abstract: 一种制造集成电路的方法，它包含下列步骤：以氮化硅(14)和侧壁间隔(16)作为掩模，利用干法腐蚀方法，在衬底(1)的隔离区中制作沟槽(2a)；从氮化硅(14)清除侧壁间隔(16)；以及借助于对衬底(1)进行热氧化而处理有源区周边的衬底(1)的表面，使其剖面具有圆度。

公开(公告)号：CN1540743A

公开(公告)日：2004-10-27

申请号：CN200410036958.2

申请日：1999-12-10

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 铃木范夫 ,  壹添宏之 ,  児岛雅之 ,  冈本圭司 ,  堀部晋一 ,  渡部浩三 ,  吉田安子 ,  池田修二 ,  高松朗 ,  石塚典男 ,  荻岛淳史 ,  下田真岐

IPC: H01L21/76 ,  H01L21/82 ,  H01L29/78

CPC classification number: H01L21/76229 ,  H01L21/76224 ,  H01L21/76232 ,  H01L27/10852 ,  H01L28/91

Abstract: 一种制造集成电路的方法，它包含下列步骤：以氮化硅(14)和侧壁间隔(16)作为掩模，利用干法腐蚀方法，在衬底(1)的隔离区中制作沟槽(2a)；从氮化硅(14)清除侧壁间隔(16)；以及借助于对衬底(1)进行热氧化而处理有源区周边的衬底(1)的表面，使其剖面具有圆度。

公开(公告)号：CN1516261A

公开(公告)日：2004-07-28

申请号：CN03130602.0

申请日：1998-02-18

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 石冢典男 ,  三浦英生 ,  池田修二 ,  铃木范夫 ,  松田安司 ,  吉田安子 ,  山本裕彦 ,  小林正道 ,  高松朗 ,  清水博文 ,  福田和司 ,  堀部晋一 ,  野添俊夫

IPC: H01L21/762 ,  H01L21/31

CPC classification number: H01L21/76232 ,  H01L21/76235 ,  H01L29/78

Abstract: 借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生，制造了一种具有高度可靠沟槽隔离结构的半导体器件，此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶，从而优化了元件隔离沟槽的形状，并使器件更精细，且改善了器件的电学特性。

公开(公告)号：CN1881556A

公开(公告)日：2006-12-20

申请号：CN200610094395.1

申请日：1998-02-18

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 石冢典男 ,  三浦英生 ,  池田修二 ,  铃木范夫 ,  松田安司 ,  吉田安子 ,  山本裕彦 ,  小林正道 ,  高松朗 ,  清水博文 ,  福田和司 ,  堀部晋一 ,  野添俊夫

IPC: H01L21/762

Abstract: 借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生，制造了一种具有高度可靠沟槽隔离结构的半导体器件，此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶，从而优化了元件隔离沟槽的形状，并使器件更精细，且改善了器件的电学特性。

公开(公告)号：CN1290197C

公开(公告)日：2006-12-13

申请号：CN01822944.1

申请日：2001-10-31

Applicant: 株式会社日立制作所

Inventor： 山本直树 ,  木村绅一郎 ,  朴泽一幸 ,  内山博之 ,  铃木范夫 ,  西谷英辅

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L21/28194 ,  H01L21/02057 ,  H01L21/02068 ,  H01L21/02071 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/0223 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/28061 ,  H01L21/28176 ,  H01L21/28247 ,  H01L21/31662 ,  H01L21/67115 ,  H01L21/76838 ,  H01L21/823437 ,  H01L21/84 ,  H01L27/10814 ,  H01L27/10873 ,  H01L27/10894 ,  H01L27/1214 ,  H01L29/4941 ,  H01L29/518

Abstract: 在形成一种其中在一个多晶硅膜上层叠一个WNx膜和一个W膜的多金属结构的栅电极(7A)之后，当执行使栅绝缘膜(6)再生的氧化处理时，在使各栅电极(7A)的侧壁上的氧化钨(27)还原的条件下，使晶片(1)加热和冷却。结果，使晶片(1)的表面上淀积的氧化钨(27)的量减少。

公开(公告)号：CN1284224C

公开(公告)日：2006-11-08

申请号：CN02157188.0

申请日：1998-02-18

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 石冢典男 ,  三浦英生 ,  池田修二 ,  铃木范夫 ,  松田安司 ,  吉田安子 ,  山本裕彦 ,  小林正道 ,  高松朗 ,  清水博文 ,  福田和司 ,  堀部晋一 ,  野添俊夫

IPC: H01L21/762

CPC classification number: H01L21/76232 ,  H01L21/76235 ,  H01L29/78

Abstract: 借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生，制造了一种具有高度可靠沟槽隔离结构的半导体器件，此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶，从而优化了元件隔离沟槽的形状，并使器件更精细，且改善了器件的电学特性。

公开(公告)号：CN1248346A

公开(公告)日：2000-03-22

申请号：CN98802666.X

申请日：1998-02-18

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 石冢典男 ,  三浦英生 ,  池田修二 ,  铃木范夫 ,  松田安司 ,  吉田安子 ,  山本裕彦 ,  小林正道 ,  高松朗 ,  清水博文 ,  福田和司 ,  堀部晋一 ,  野添俊夫

IPC: H01L21/762

Abstract: 借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生,制造了一种具有高度可靠沟槽隔离结构的半导体器件,此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶,从而优化了元件隔离沟槽的形状,并使器件更精细,且改善了器件的电学特性。

公开(公告)号：CN1231064A

公开(公告)日：1999-10-06

申请号：CN97198006.3

申请日：1997-09-16

Applicant: 株式会社日立制作所

Inventor： 三浦英生 ,  北野诚 ,  池田修三 ,  铃木范夫

IPC: H01L21/762

CPC classification number: H01L21/76235

Abstract: 在具有沟槽隔离结构的半导体器件中,在用常规方法选择氧化沟槽结构之后,再次氧化衬底的整个表面,同时只有衬底或沟槽表面的氧化膜暴露出来,并给沟槽上端部附近的氧化膜的形状提供曲率半径。