公开(公告)号：CN1505840A

公开(公告)日：2004-06-16

申请号：CN01822944.1

申请日：2001-10-31

Applicant: 株式会社日立制作所

Inventor： 山本直树 ,  木村绅一郎 ,  朴泽一幸 ,  内山博之 ,  铃木范夫 ,  西谷英辅

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L21/28194 ,  H01L21/02057 ,  H01L21/02068 ,  H01L21/02071 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/0223 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/28061 ,  H01L21/28176 ,  H01L21/28247 ,  H01L21/31662 ,  H01L21/67115 ,  H01L21/76838 ,  H01L21/823437 ,  H01L21/84 ,  H01L27/10814 ,  H01L27/10873 ,  H01L27/10894 ,  H01L27/1214 ,  H01L29/4941 ,  H01L29/518

Abstract: 在形成一种其中在一个多晶硅膜上层叠一个WNx膜和一个W膜的多金属结构的栅电极7A之后，当执行使栅绝缘膜6再生的氧化处理时，在使各栅电极7A的侧壁上的氧化钨27还原的条件下，使晶片1加热和冷却。结果，使晶片1的表面上淀积的氧化钨27的量减少。

公开(公告)号：CN1216862A

公开(公告)日：1999-05-19

申请号：CN98123833.5

申请日：1998-11-04

Applicant: 株式会社日立制作所

Inventor： 山口宪 ,  木村绅一郎 ,  堀内胜忠 ,  手嶋达也

IPC: H01L27/105 ,  H01L27/108 ,  H01L21/8242 ,  G11C11/34

CPC classification number: H01L27/10808 ,  H01L27/10873

Abstract: 在如DRAM的半导体存储器件中,在隔离绝缘膜1.2的边缘部分上分布有导电薄膜1.11’,所述隔离绝缘膜与半导体衬底1.1相对,中间是薄的绝缘膜。该导电薄膜1.11’电连于存储电容器的下电极1.11。该新颖结构可以独立于冶金pn结的位置来控制电学性pn结的位置。从而实现了数据保留时间长、有效抑制漏泄电流的半导体存储器件。

公开(公告)号：CN100447980C

公开(公告)日：2008-12-31

申请号：CN200610135745.4

申请日：2001-10-31

Applicant: 株式会社日立制作所

Inventor： 山本直树 ,  木村绅一郎 ,  朴泽一幸 ,  内山博之 ,  铃木范夫 ,  西谷英辅

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/8242

CPC classification number: H01L21/28194 ,  H01L21/02057 ,  H01L21/02068 ,  H01L21/02071 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/0223 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/28061 ,  H01L21/28176 ,  H01L21/28247 ,  H01L21/31662 ,  H01L21/67115 ,  H01L21/76838 ,  H01L21/823437 ,  H01L21/84 ,  H01L27/10814 ,  H01L27/10873 ,  H01L27/10894 ,  H01L27/1214 ,  H01L29/4941 ,  H01L29/518

Abstract: 在形成一种其中在一个多晶硅膜上层叠一个WNx膜和一个W膜的多金属结构的栅电极7A之后，当执行使栅绝缘膜6再生的氧化处理时，在使各栅电极7A的侧壁上的氧化钨27还原的条件下，使晶片1加热和冷却。结果，使晶片1的表面上淀积的氧化钨27的量减少。

公开(公告)号：CN1906699A

公开(公告)日：2007-01-31

申请号：CN200380110822.5

申请日：2003-11-21

Applicant: 株式会社日立制作所 ,  尔必达存储器股份有限公司

Inventor： 半泽悟 ,  重田淳二 ,  木村绅一郎 ,  阪田健 ,  竹村理一郎 ,  梶谷一彦

IPC: G11C15/04

CPC classification number: G11C15/04 ,  G11C15/043

Abstract: 在由采用了存储电路(STC)和比较电路(CP)的存储单元构成的存储阵列中，将构成比较电路的多个晶体管中的、栅电极连接在检索线上的晶体管的源电极或漏电极的任一个电极与预充电到高电压的匹配线(HMLr)连接。而且，将匹配线判断电路(MDr)配置在预充电到低电压的匹配线(LMLr)上，根据信息的比较结果辨别在该匹配线内产生的比较信号电压。按照这种存储阵列的结构和动作，可以避免匹配线对内的检索线驱动噪声的影响，并以低功率且高速地进行比较动作。因此，能够实现可以用高速进行检索动作的低功率内容可寻址存储器。

公开(公告)号：CN1171304C

公开(公告)日：2004-10-13

申请号：CN96198458.9

申请日：1996-11-14

Applicant: 株式会社日立制作所

Inventor： 木村绅一郎 ,  山中俊明 ,  伊藤清男 ,  阪田健 ,  关口知纪 ,  松冈秀行

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L27/10852 ,  H01L27/108 ,  H01L27/10814 ,  H01L27/10817 ,  H01L27/10882 ,  H01L27/10885 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/90

Abstract: 在穿透半导体衬底(1)上层叠的介电膜(6、8、10和12)而制作的沟槽中，制作了由存储电极(19)、电容器介电膜(20)和平板电极(21)组成的电容器，而埋置的布线层(9和11)制作在电容器下方。由于电容器不是制作在半导体衬底之中而是在其上方，故有空间使电容器得以制作，且利用全局字线和选择线的布线层(9和11)减轻了制作布线的困难。由于与外围电路区中的布线(34)的下表面相接触的介电膜(32)的上表面延伸到了存储单元区中且与电容器(33)的侧面相接触，故显著地减小了外围电路区与存储单元区之间的台阶高度。

公开(公告)号：CN1137518C

公开(公告)日：2004-02-04

申请号：CN98123833.5

申请日：1998-11-04

Applicant: 株式会社日立制作所

Inventor： 山口宪 ,  木村绅一郎 ,  堀内胜忠 ,  手嶋达也

IPC: H01L27/105 ,  H01L27/108 ,  H01L21/8242 ,  G11C11/34

CPC classification number: H01L27/10808 ,  H01L27/10873

Abstract: 在如DRAM的半导体存储器件中，在隔离绝缘膜1.2的边缘部分上分布有导电薄膜1.11’，所述隔离绝缘膜与半导体衬底1.1相对，中间是薄的绝缘膜。该导电薄膜1.11’电连于存储电容器的下电极1.11。该新颖结构可以独立于冶金pn结的位置来控制电学性pn结的位置。从而实现了数据保留时间长、有效抑制漏泄电流的半导体存储器件。

公开(公告)号：CN1290197C

公开(公告)日：2006-12-13

申请号：CN01822944.1

申请日：2001-10-31

Applicant: 株式会社日立制作所

Inventor： 山本直树 ,  木村绅一郎 ,  朴泽一幸 ,  内山博之 ,  铃木范夫 ,  西谷英辅

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L21/28194 ,  H01L21/02057 ,  H01L21/02068 ,  H01L21/02071 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/0223 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/28061 ,  H01L21/28176 ,  H01L21/28247 ,  H01L21/31662 ,  H01L21/67115 ,  H01L21/76838 ,  H01L21/823437 ,  H01L21/84 ,  H01L27/10814 ,  H01L27/10873 ,  H01L27/10894 ,  H01L27/1214 ,  H01L29/4941 ,  H01L29/518

Abstract: 在形成一种其中在一个多晶硅膜上层叠一个WNx膜和一个W膜的多金属结构的栅电极(7A)之后，当执行使栅绝缘膜(6)再生的氧化处理时，在使各栅电极(7A)的侧壁上的氧化钨(27)还原的条件下，使晶片(1)加热和冷却。结果，使晶片(1)的表面上淀积的氧化钨(27)的量减少。

公开(公告)号：CN1202982A

公开(公告)日：1998-12-23

申请号：CN96198458.9

申请日：1996-11-14

Applicant: 株式会社日立制作所

Inventor： 木村绅一郎 ,  山中俊明 ,  伊藤清男 ,  阪田健 ,  关口知纪 ,  松冈秀行

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L27/10852 ,  H01L27/108 ,  H01L27/10814 ,  H01L27/10817 ,  H01L27/10882 ,  H01L27/10885 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/90

Abstract: 在穿透半导体衬底(1)上层叠的介质膜(6、8、10和12)而制作的沟槽中,制作了由存储电极(19)、电容器介质膜(20)和平板电极(21)组成的电容器,而埋置的布线层(9和11)制作在电容器下方。由于电容器不是制作在半导体衬底之中而是在其上方,故有空间使电容器得以制作,且利用全局字线和选择线的布线层(9和11)减轻了制作布线的困难。由于与外围电路区中的布线(34)的下表面相接触的介质膜(32)的上表面延伸到了存储单元区中且与电容器(33)的侧面相接触,故显著地减小了外围电路区与存储单元区之间的台阶高度。

公开(公告)号：CN1941324A

公开(公告)日：2007-04-04

申请号：CN200610135745.4

申请日：2001-10-31

Applicant: 株式会社日立制作所

Inventor： 山本直树 ,  木村绅一郎 ,  朴泽一幸 ,  内山博之 ,  铃木范夫 ,  西谷英辅

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/8242

CPC classification number: H01L21/28194 ,  H01L21/02057 ,  H01L21/02068 ,  H01L21/02071 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/0223 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/28061 ,  H01L21/28176 ,  H01L21/28247 ,  H01L21/31662 ,  H01L21/67115 ,  H01L21/76838 ,  H01L21/823437 ,  H01L21/84 ,  H01L27/10814 ,  H01L27/10873 ,  H01L27/10894 ,  H01L27/1214 ,  H01L29/4941 ,  H01L29/518

Abstract: 在形成一种其中在一个多晶硅膜上层叠一个WNx膜和一个W膜的多金属结构的栅电极7A之后，当执行使栅绝缘膜6再生的氧化处理时，在使各栅电极7A的侧壁上的氧化钨27还原的条件下，使晶片1加热和冷却。结果，使晶片1的表面上淀积的氧化钨27的量减少。