公开(公告)号：CN101521213B

公开(公告)日：2012-07-18

申请号：CN200910130270.3

申请日：2007-03-09

Applicant: 株式会社日立制作所

Inventor： 渡边笃雄 ,  本田光利 ,  石塚典男 ,  伊藤昌弘 ,  田畑利仁 ,  栗田信一 ,  神冈秀和

IPC: H01L27/12 ,  H01L21/762 ,  H01L21/31

CPC classification number: H01L21/76264

Abstract: 本发明的半导体集成电路装置具备：在元件形成区域下具有第一绝缘膜的基板、在元件区域所形成的硅的沟槽、第二绝缘膜和第三绝缘膜，通过使第三绝缘膜的膜厚除以第一绝缘膜的膜厚得到之值处于规定范围，可对氧化绝缘膜施加均等的电压。另外，本发明的电介质分离型半导体装置具备元件分离区域。该元件分离区域具有到达SOI基板的绝缘膜的深槽，通过填充n型高杂质浓度层、第二绝缘膜和多晶半导体层来构成该深槽。从而，本发明提供一种对在SOI基板的沟槽内的两端所形成的侧面氧化膜施加均等的电压的结构的集成电路装置、和能够防止作为绝缘层的氧化膜的氧化应力所引起的移位并且实现细微且较深的元件分离区域的高可靠性的电介质分离性半导体装置及其制造方法。

公开(公告)号：CN101140953A

公开(公告)日：2008-03-12

申请号：CN200710152878.7

申请日：2000-12-08

Applicant: 株式会社日立制作所

Inventor： 坂本光造 ,  井上洋典 ,  宫内昭浩 ,  白石正树 ,  森睦宏 ,  渡边笃雄 ,  大柳孝纯

IPC: H01L29/78 ,  H01L29/04 ,  H01L29/06 ,  H01L29/36

CPC classification number: H01L29/7813 ,  H01L29/045 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/732 ,  H01L29/7397 ,  H01L29/7722 ,  H01L29/7811 ,  H01L29/872

Abstract: 一种功率半导体器件，当在第一端和第二端之间加电压时，通过形成延伸穿过一部分半导体芯片的空间电荷区，在所说的第一端和第二端之间阻止电流流动：半导体芯片的衬底主面位于(110)面上，一对相对的侧边缘位于垂直于(110)面的{111}面上；形成有电压保持区，包括电连接到所说第二端的第一导电类型的第一区和电连接到所说第一端的第二导电类型的第二区；所说的第一导电类型的第一区和所说的第二导电类型的第二区之间的边界具有沿[110]轴方向延伸的形状；当在所说的第一端和所说的第二端之间的电流流动受阻时，在包括所说的第一导电类型的第一区和所说的第二导电类型的第二区的所说的电压保持区中，形成交替排列的正负空间电荷区。

公开(公告)号：CN101034709B

公开(公告)日：2010-12-01

申请号：CN200710086247.X

申请日：2007-03-09

Applicant: 株式会社日立制作所

Inventor： 渡边笃雄 ,  本田光利 ,  石塚典男 ,  伊藤昌弘 ,  田畑利仁 ,  栗田信一 ,  神冈秀和

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/762

CPC classification number: H01L21/76264

Abstract: 本发明的半导体集成电路装置具备：在元件形成区域下具有第一绝缘膜的基板、在元件区域所形成的硅的沟槽、第二绝缘膜和第三绝缘膜，通过使第三绝缘膜的膜厚除以第一绝缘膜的膜厚得到之值处于规定范围，可对氧化绝缘膜施加均等的电压。另外，本发明的电介质分离型半导体装置具备元件分离区域。该元件分离区域具有到达SOI基板的绝缘膜的深槽，通过填充n型高杂质浓度层、第二绝缘膜和多晶半导体层来构成该深槽。从而，本发明提供一种对在SOI基板的沟槽内的两端所形成的侧面氧化膜施加均等的电压的结构的集成电路装置、和能够防止作为绝缘层的氧化膜的氧化应力所引起的移位并且实现细微且较深的元件分离区域的高可靠性的电介质分离型半导体装置及其制造方法。

公开(公告)号：CN100349301C

公开(公告)日：2007-11-14

申请号：CN00137611.X

申请日：2000-12-08

Applicant: 株式会社日立制作所

Inventor： 坂本光造 ,  井上洋典 ,  宫内昭浩 ,  白石正树 ,  森睦宏 ,  渡边笃雄 ,  大柳孝纯

IPC: H01L29/78

CPC classification number: H01L29/7813 ,  H01L29/045 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/732 ,  H01L29/7397 ,  H01L29/7722 ,  H01L29/7811 ,  H01L29/872

Abstract: 在具有第一端101(源端)和第二端102(漏端)的半导体器件中，半导体芯片的衬底主面在(110)面上，n型区2和p型区4在垂直于(110)面的{111}面，长条形的n型区2和长条形的p型区4相邻交替排列，形成电压保持区，所说的第一端101通过导线连接到所说的p型区，所说的第二端102连接到所说的n型区2。而且，形成所说p型区来覆盖栅多晶硅层8的底部拐角。

公开(公告)号：CN1304180A

公开(公告)日：2001-07-18

申请号：CN00137611.X

申请日：2000-12-08

Applicant: 株式会社日立制作所

Inventor： 坂本光造 ,  井上洋典 ,  宫内昭浩 ,  白石正树 ,  森睦宏 ,  渡边笃雄 ,  大柳孝纯

IPC: H01L29/78

CPC classification number: H01L29/7813 ,  H01L29/045 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/732 ,  H01L29/7397 ,  H01L29/7722 ,  H01L29/7811 ,  H01L29/872

Abstract: 在具有第一端101(源端)和第二端102(漏端)的半导体器件中,半导体芯片的衬底主面在(110)面上,n型区2和p型区4在垂直于(110)面的{111}面,长条形的n型区2和长条形的p型区4相邻交替排列,形成电压保持区,所说的第二端101通过导线连接到所说的p型区,所说的第二端102连接到所说的n型区2。而且,形成所说p型区来覆盖栅多晶硅层8的底部拐角。

公开(公告)号：CN1150337A

公开(公告)日：1997-05-21

申请号：CN96113081.4

申请日：1996-10-03

Applicant: 株式会社日立制作所

Inventor： 石川胜美 ,  齐藤克明 ,  佐藤裕 ,  渡边笃雄 ,  加藤修治 ,  门马直弘

IPC: H01L29/96 ,  H01L21/322

CPC classification number: H01L29/74 ,  H01L29/32 ,  H01L29/861 ,  Y10S257/913

Abstract: 在一种如二极管和可控硅这类至少包含一个位于一对主表面之间的pn结、一个在主表面之一的表面上形成的第一主电极和一个在另一主表面上形成的第二主电极的半导体器件中，形成一种半导体晶格缺陷，使得晶格缺陷密度从第一主电极到第二主电极方向逐渐增大。由于导通状态下的载流子密度分布可按本发明的方法变平坦，故可使反向恢复电荷Qr显著减小而不会引起导通电压VT的增大。

公开(公告)号：CN101521213A

公开(公告)日：2009-09-02

申请号：CN200910130270.3

申请日：2007-03-09

Applicant: 株式会社日立制作所

Inventor： 渡边笃雄 ,  本田光利 ,  石塚典男 ,  伊藤昌弘 ,  田畑利仁 ,  栗田信一 ,  神冈秀和

IPC: H01L27/12 ,  H01L21/762 ,  H01L21/31

CPC classification number: H01L21/76264

Abstract: 本发明的半导体集成电路装置具备：在元件形成区域下具有第一绝缘膜的基板、在元件区域所形成的硅的沟槽、第二绝缘膜和第三绝缘膜，通过使第三绝缘膜的膜厚除以第一绝缘膜的膜厚得到之值处于规定范围，可对氧化绝缘膜施加均等的电压。另外，本发明的电介质分离型半导体装置具备元件分离区域。该元件分离区域具有到达SOI基板的绝缘膜的深槽，通过填充n型高杂质浓度层、第二绝缘膜和多晶半导体层来构成该深槽。从而，本发明提供一种对在SOI基板的沟槽内的两端所形成的侧面氧化膜施加均等的电压的结构的集成电路装置、和能够防止作为绝缘层的氧化膜的氧化应力所引起的移位并且实现细微且较深的元件分离区域的高可靠性的电介质分离性半导体装置及其制造方法。

公开(公告)号：CN101034709A

公开(公告)日：2007-09-12

申请号：CN200710086247.X

申请日：2007-03-09

Applicant: 株式会社日立制作所

Inventor： 渡边笃雄 ,  本田光利 ,  石塚典男 ,  伊藤昌弘 ,  田畑利仁 ,  栗田信一 ,  神冈秀和

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/762

CPC classification number: H01L21/76264

Abstract: 本发明的半导体集成电路装置具备：在元件形成区域下具有第一绝缘膜的基板、在元件区域所形成的硅的沟槽、第二绝缘膜和第三绝缘膜，通过使第三绝缘膜的膜厚除以第一绝缘膜的膜厚得到之值处于规定范围，可对氧化绝缘膜施加均等的电压。另外，本发明的电介质分离型半导体装置具备元件分离区域。该元件分离区域具有到达SOI基板的绝缘膜的深槽，通过填充n型高杂质浓度层、第二绝缘膜和多晶半导体层来构成该深槽。从而，本发明提供一种对在SOI基板的沟槽内的两端所形成的侧面氧化膜施加均等的电压的结构的集成电路装置、和能够防止作为绝缘层的氧化膜的氧化应力所引起的移位并且实现细微且较深的元件分离区域的高可靠性的电介质分离性半导体装置及其制造方法。

公开(公告)号：CN1322376A

公开(公告)日：2001-11-14

申请号：CN99811858.3

申请日：1999-07-29

Applicant: 株式会社日立制作所

Inventor： 児玉弘则 ,  铃木和弘 ,  渡边笃雄 ,  加藤修治 ,  园部幸男 ,  加藤光雄 ,  泽畠守 ,  长谷川满

IPC: H01L23/02 ,  H01L23/04 ,  H01L25/04

CPC classification number: H01L23/051 ,  H01L23/3185 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0104 ,  H01L2924/01042 ,  H01L2924/01047 ,  H01L2924/01052 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/12044 ,  H01L2924/1301 ,  H01L2924/13034 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 在由绝缘性的外筒对在两面上露出的一对共用主电极板之间进行绝缘封装的扁平型封装体中装入了在第一主面上有第一主电极、在第二主面上有第二主电极的至少一个以上的半导体元件的半导体装置中,用树脂部件构成该绝缘性的外筒的至少一部分,或者利用电气绝缘性材料将半导体元件表面上不与中间电极板相对的外周部分以及中间电极板的侧面的至少一部分紧凑地封装起来。

公开(公告)号：CN1258406A

公开(公告)日：2000-06-28

申请号：CN98805571.6

申请日：1998-03-30

Applicant: 株式会社日立制作所

Inventor： 小嶋康行 ,  大内贵之 ,  秋山登 ,  岩村将弘 ,  渡边笃雄 ,  根本峰弘 ,  行武正刚 ,  金川信康

IPC: H04L25/02 ,  H04M11/00 ,  H01L27/12

CPC classification number: H04L25/0266 ,  H01L2924/19106 ,  H04L25/028 ,  H04L25/0292 ,  H04M11/06

Abstract: 通过在SOI基板上形成具有容性绝缘壁的绝缘耦合器以及利用DSP动作时钟,获取DSP、AFE和绝缘耦合器的时序的同步,使线路接口电路单片化。由此,可以实现小型、经济的调制解调器装置。