公开(公告)号：CN114242693B

公开(公告)日：2025-03-21

申请号：CN202110080747.2

申请日：2021-01-21

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 栗田洋一郎 ,  镰仓孝信 ,  杉浦政幸 ,  相泽吉昭

IPC: H01L23/64 ,  H10D80/20 ,  H10D80/30 ,  H01L21/56 ,  H01L21/50

Abstract: 实施方式提供一种能够低成本制造的电子设备。实施方式的电子设备具备：第一基板；第一绝缘膜，设置在第一基板上；第一线圈，设置在第一绝缘膜中；第二绝缘膜，设置在第一绝缘膜上；第二线圈，以与第一线圈磁耦合的方式设置在第二绝缘膜中；第一连接导体，与所述第一线圈电连接；以及第二连接导体，与所述第二线圈电连接。所述第一绝缘膜和所述第二绝缘膜在所述第一线圈和所述第二线圈磁耦合的区域相互接触。所述第一连接导体在所述第一绝缘膜的与所述第二绝缘膜接触的表面侧，与连着所述第一线圈的端子连接。所述第二连接导体在所述第一绝缘膜的所述表面侧、或者所述第二绝缘膜的与所述第一绝缘膜接触的表面侧，与连着所述第二线圈的端子连接。

公开(公告)号：CN104916624A

公开(公告)日：2015-09-16

申请号：CN201410448445.6

申请日：2014-09-04

Applicant: 株式会社东芝

Inventor： 栗田洋一郎 ,  江泽弘和 ,  河崎一茂 ,  筑山慧至

IPC: H01L25/065 ,  H01L23/31 ,  H01L21/98

CPC classification number: H01L24/96 ,  H01L21/568 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2224/19 ,  H01L2224/20 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73209 ,  H01L2224/73253 ,  H01L2224/97 ,  H01L2924/15192 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00012

Abstract: 本发明提供一种低成本且可靠性高的半导体装置以及其制造方法。第1树脂层设置在上层芯片的第1面。第1布线层设置在第1树脂层中，与上层芯片电连接。第2树脂层设置在第1树脂层的表面侧，并且扩展到比上层芯片的侧面靠外侧的芯片外区域。第2布线层设置在第2树脂层中，与第1布线层连接，延伸到芯片外区域。下层芯片安装在第1树脂层的表面侧，与第1布线层连接。

公开(公告)号：CN114242693A

公开(公告)日：2022-03-25

申请号：CN202110080747.2

申请日：2021-01-21

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 栗田洋一郎 ,  镰仓孝信 ,  杉浦政幸 ,  相泽吉昭

IPC: H01L23/64 ,  H01L25/16 ,  H01L21/56 ,  H01L21/50

Abstract: 实施方式提供一种能够低成本制造的电子设备。实施方式的电子设备具备：第一基板；第一绝缘膜，设置在第一基板上；第一线圈，设置在第一绝缘膜中；第二绝缘膜，设置在第一绝缘膜上；第二线圈，以与第一线圈磁耦合的方式设置在第二绝缘膜中；第一连接导体，与所述第一线圈电连接；以及第二连接导体，与所述第二线圈电连接。所述第一绝缘膜和所述第二绝缘膜在所述第一线圈和所述第二线圈磁耦合的区域相互接触。所述第一连接导体在所述第一绝缘膜的与所述第二绝缘膜接触的表面侧，与连着所述第一线圈的端子连接。所述第二连接导体在所述第一绝缘膜的所述表面侧、或者所述第二绝缘膜的与所述第一绝缘膜接触的表面侧，与连着所述第二线圈的端子连接。

公开(公告)号：CN105977242A

公开(公告)日：2016-09-28

申请号：CN201510547161.7

申请日：2015-08-31

Applicant: 株式会社东芝

Inventor： 栗田洋一郎

IPC: H01L25/065 ,  H01L23/13 ,  H01L23/14 ,  H01L23/538 ,  H01L21/768

CPC classification number: H01L25/0657 ,  H01L21/4853 ,  H01L21/56 ,  H01L21/561 ,  H01L23/3135 ,  H01L23/3157 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/49894 ,  H01L23/562 ,  H01L24/13 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L24/92 ,  H01L24/97 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16227 ,  H01L2224/1703 ,  H01L2224/17181 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/81065 ,  H01L2224/81815 ,  H01L2224/83005 ,  H01L2224/92125 ,  H01L2224/92225 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/10253 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/1438 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/18161 ,  H01L2924/3511 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2224/83 ,  H01L2224/81 ,  H01L2924/00

Abstract: 实施方式的半导体装置及其制造方法具有：层叠体(20)，该层叠体(20)包括多个半导体芯片(11a～11h)，多个半导体芯片的至少一部分具有贯通半导体芯片的电极(12)，多个半导体芯片层叠并且通过电极互相连接，层叠体(20)具有第1宽度(W1)；硅基板(30)，设置在层叠体的第1面上，具有比第1宽度宽的第2宽度(W2)；布线层(50)，设置在层叠体的第2面上；及树脂(42，45)，设置在层叠体的周围。

公开(公告)号：CN104916619A

公开(公告)日：2015-09-16

申请号：CN201410444601.1

申请日：2014-09-03

Applicant: 株式会社东芝

Inventor： 河崎一茂 ,  栗田洋一郎

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L25/18 ,  H01L21/563 ,  H01L21/76898 ,  H01L23/295 ,  H01L23/3128 ,  H01L23/3135 ,  H01L24/03 ,  H01L24/09 ,  H01L24/19 ,  H01L24/20 ,  H01L24/73 ,  H01L24/80 ,  H01L24/81 ,  H01L24/92 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/02317 ,  H01L2224/02372 ,  H01L2224/03002 ,  H01L2224/0401 ,  H01L2224/05026 ,  H01L2224/05571 ,  H01L2224/08146 ,  H01L2224/11002 ,  H01L2224/12105 ,  H01L2224/13024 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/1703 ,  H01L2224/17181 ,  H01L2224/2929 ,  H01L2224/29298 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73251 ,  H01L2224/73253 ,  H01L2224/73259 ,  H01L2224/80203 ,  H01L2224/80357 ,  H01L2224/80862 ,  H01L2224/80895 ,  H01L2224/9202 ,  H01L2224/9222 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06524 ,  H01L2225/06544 ,  H01L2225/06565 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2224/11 ,  H01L2224/80001 ,  H01L2224/81 ,  H01L2924/014

Abstract: 本发明提供一种可以降低贯通电极部分的寄生电容的半导体装置及其制造方法。第2芯片层叠在第1芯片的第1配线层侧。第2芯片包含：第2半导体层，具有与第1配线层对向的第2电路面、及第2电路面的相反侧的第2背面；第2配线层，设置在第2电路面并与第1芯片的第1配线层连接；及第2贯通电极，贯通第2半导体层而设置，并连接于第2配线层。第3芯片层叠在第2芯片的第2背面侧。第3芯片包含：第3半导体层，具有第3电路面、及与第2芯片对向的第3背面；第3配线层，设置在第3电路面；及第3贯通电极，贯通第3半导体层而设置，连接于第3配线层，并且利用凸块而连接于第2芯片的第2贯通电极。

公开(公告)号：CN105990267A

公开(公告)日：2016-10-05

申请号：CN201510095088.4

申请日：2015-03-04

Applicant: 株式会社东芝

Inventor： 筑山慧至 ,  向田秀子 ,  栗田洋一郎

IPC: H01L23/31 ,  H01L23/498 ,  H01L25/065

CPC classification number: H01L25/0657 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/481 ,  H01L23/49827 ,  H01L23/5384 ,  H01L24/13 ,  H01L24/16 ,  H01L2224/16225 ,  H01L2924/181 ,  H05K1/00 ,  H01L2924/00012

Abstract: 本发明的半导体装置包括：第一半导体芯片，包括具第一、二表面的第一芯片主体、在第一芯片主体第一表面的第一电极、露出第一电极且覆盖第一芯片主体第一表面的第一无机保护膜、及在第一电极上的第一凸块电极；第二半导体芯片，包括具第一、二表面的第二芯片主体、在第二芯片主体第一表面的第二电极、露出第二电极且覆盖第二芯片主体第一表面的第二无机保护膜、露出第二电极且覆盖第二无机保护膜的有机保护膜、贯通第二芯片主体且与第二电极电连接的第一贯通电极、及在第二芯片主体第二表面侧且与第一贯通电极电连接的第三凸块电极；第一树脂层，在第一、二半导体芯片间且与第一无机保护膜接触；模具树脂层，覆盖第一、二半导体芯片及第一树脂层。

公开(公告)号：CN104465577A

公开(公告)日：2015-03-25

申请号：CN201410020345.3

申请日：2014-01-16

Applicant: 株式会社东芝

Inventor： 河崎一茂 ,  栗田洋一郎 ,  筑山慧至 ,  三浦正幸

IPC: H01L23/488 ,  H01L23/31 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L23/367 ,  H01L21/4817 ,  H01L21/561 ,  H01L23/3128 ,  H01L23/49816 ,  H01L24/97 ,  H01L25/065 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00

Abstract: 本发明提供为了谋求提高散热性而露出的金属板难以剥落的半导体装置。该半导体装置（10）具备金属板（1）、多个半导体芯片（3）、绝缘层（6a）、布线层（6b）、外部连接端子（19）和密封树脂部（2）。金属板（1）具有呈矩形形状的第1面（1a）。多个半导体芯片（3）层叠于金属板（1）的第2面（1g）上。绝缘层（6a）以及布线层（6b）相对于半导体芯片（3）设置于金属板（1）的相反侧。外部连接端子（19）相对于绝缘层（6a）以及布线层（6b）设置于半导体芯片（3）的相反侧。密封树脂部（2）使金属板（1）的第1面（1a）露出、同时将半导体芯片密封。从金属板的第1面的外周边连续的外周面中的至少1对相对的2个面由密封树脂部覆盖。