-
公开(公告)号：CN100521210C
公开(公告)日：2009-07-29
申请号：CN200610164166.2
申请日：2006-12-08
Applicant: 株式会社东芝
IPC: H01L27/092 , H01L29/49 , H01L29/78 , H01L21/8238 , H01L21/336 , H01L21/28
CPC classification number: H01L21/823842
Abstract: 一种半导体装置，其特征在于具备：衬底；在上述衬底上形成的p沟道MIS晶体管，上述p沟道MIS晶体管在n阱中形成，具备在上述n阱上形成的第1栅绝缘膜和由在上述第1栅绝缘膜上形成的结晶质Ta-C合金构成的第1栅电极，在上述第1栅电极的膜厚方向上的TaC(111)面的结晶取向比率[TaC(111)面/{TaC(111)面+TaC(200)面}]大于等于80%；在上述衬底上形成的n沟道MIS晶体管，上述n沟道MIS晶体管在p阱中形成，具备在上述p阱上形成的第2栅绝缘膜和由在上述第2栅绝缘膜上形成的结晶质Ta-C合金构成的第2栅电极，在上述第2栅电极的膜厚方向上的TaC(111)面的结晶取向比率[TaC(111)面/{TaC(111)面+TaC(200)面}]小于等于60%。
-
公开(公告)号：CN103680617B
公开(公告)日：2016-12-07
申请号：CN201310070528.1
申请日：2013-03-06
Applicant: 株式会社东芝
IPC: G11C16/06
CPC classification number: G11C13/0002 , G11C13/0007 , G11C13/0011 , G11C13/004 , G11C13/0069 , G11C2213/77 , G11C2213/79
Abstract: 提供一种电阻变化存储器，能使得在处于低电阻状态的存储单元的可变电阻层形成的细丝的形状一致，能降低处于低电阻状态的存储单元的电阻值的偏差。其包括：存储单元MC，具有：第1电极11及第2电极12、和在第1电极11和第2电极12之间配置且在高电阻状态和低电阻状态之间迁移的可变电阻层13；控制电路21，在第1电极11和第2电极12之间施加电压，将存储单元MC从高电阻状态向低电阻状态迁移。控制电路21将在存储单元流动的电流设定为第1上限值及第2上限值。
-
公开(公告)号：CN1828902A
公开(公告)日：2006-09-06
申请号：CN200610059731.9
申请日：2006-03-03
Applicant: 株式会社东芝
IPC: H01L27/092 , H01L29/78 , H01L21/8238 , H01L21/336
CPC classification number: H01L21/823842 , H01L21/28079 , H01L21/28088 , H01L29/495 , H01L29/4966 , H01L29/517
Abstract: 本发明公开了一种半导体器件，包括：P沟道MIS晶体管，包括N型半导体层、在N型半导体层上形成的并含有金属的碳化合物的第一栅绝缘层；和N沟道MIS晶体管，包括P型半导体层、在P型半导体层上形成的第二栅绝缘层以及在第二栅绝缘层上形成的第二栅电极。
-
公开(公告)号：CN105976854A
公开(公告)日：2016-09-28
申请号：CN201510547973.1
申请日：2015-08-31
Applicant: 株式会社东芝
CPC classification number: G11C13/0069 , G11C7/12 , G11C13/0023 , G11C13/0026 , G11C13/004 , G11C2013/0052 , G11C2013/0054 , G11C2013/0073 , G11C2213/77
Abstract: 本发明涉及半导体存储装置及其驱动方法。一种半导体存储装置包括可变电阻元件作为存储元件，该可变电阻元件根据施加的电压的极性和大小更改电阻值。半导体存储装置包括待命模式，在待命模式中，电源电压或接地电压被施加到字线和位线这两者上。半导体存储装置包括数据写入模式，在数据写入模式中，在字线和位线之间施加等于或大于第一电压的电压差。半导体存储装置包括读取模式，在读取模式中，通过仅更改在待命模式中施加的字线和位线的一个电压，在字线和位线之间施加小于第一电压的电压差，并且读取被写入存储元件的数据。
-
公开(公告)号：CN103680617A
公开(公告)日：2014-03-26
申请号：CN201310070528.1
申请日：2013-03-06
Applicant: 株式会社东芝
IPC: G11C16/06
CPC classification number: G11C13/0002 , G11C13/0007 , G11C13/0011 , G11C13/004 , G11C13/0069 , G11C2213/77 , G11C2213/79
Abstract: 提供一种电阻变化存储器，能使得在处于低电阻状态的存储单元的可变电阻层形成的细丝的形状一致，能降低处于低电阻状态的存储单元的电阻值的偏差。其包括：存储单元MC，具有：第1电极11及第2电极12、和在第1电极11和第2电极12之间配置且在高电阻状态和低电阻状态之间迁移的可变电阻层13；控制电路21，在第1电极11和第2电极12之间施加电压，将存储单元MC从高电阻状态向低电阻状态迁移。控制电路21将在存储单元流动的电流设定为第1上限值及第2上限值。
-
Patent Agency Ranking
公开(公告)号：CN103415888A
公开(公告)日：2013-11-27
申请号：CN201180068942.8
申请日：2011-09-16
Applicant: 株式会社东芝
IPC: G11C13/00 , H01L27/105 , H01L45/00 , H01L49/00
CPC classification number: G11C13/0069 , G11C11/5614 , G11C13/0004 , G11C13/0007 , G11C13/0011 , G11C13/004 , G11C13/0097 , G11C2013/005 , G11C2013/0073 , G11C2013/009 , G11C2013/0092 , G11C2213/15 , G11C2213/33 , H01L27/101 , H01L27/2409 , H01L45/085 , H01L45/1233 , H01L45/142 , H01L45/148
Abstract: 根据一个实施例，电阻变化存储器包括存储器单元和控制电路。所述存储器单元包括第一电极和第二电极，以及置于所述第一电极与所述第二电极之间的可变电阻层。所述控制电路在所述第一电极与所述第二电极之间施加电压以执行写入、擦除和读取。在所述写入期间，所述控制电路在所述第一电极与所述第二电极之间施加第一电压脉冲，然后在施加所述第一电压脉冲之后，施加与所述第一电压脉冲极性不同的第二电压脉冲。
-
公开(公告)号：CN103415888B
公开(公告)日：2016-04-20
申请号：CN201180068942.8
申请日：2011-09-16
Applicant: 株式会社东芝
IPC: G11C13/00 , H01L27/105 , H01L45/00 , H01L49/00
CPC classification number: G11C13/0069 , G11C11/5614 , G11C13/0004 , G11C13/0007 , G11C13/0011 , G11C13/004 , G11C13/0097 , G11C2013/005 , G11C2013/0073 , G11C2013/009 , G11C2013/0092 , G11C2213/15 , G11C2213/33 , H01L27/101 , H01L27/2409 , H01L45/085 , H01L45/1233 , H01L45/142 , H01L45/148
Abstract: 根据一个实施例，电阻变化存储器包括存储器单元和控制电路。所述存储器单元包括第一电极和第二电极，以及置于所述第一电极与所述第二电极之间的可变电阻层。所述控制电路在所述第一电极与所述第二电极之间施加电压以执行写入、擦除和读取。在所述写入期间，所述控制电路在所述第一电极与所述第二电极之间施加第一电压脉冲，然后在施加所述第一电压脉冲之后，施加与所述第一电压脉冲极性不同的第二电压脉冲。
-
公开(公告)号：CN103366816A
公开(公告)日：2013-10-23
申请号：CN201210332592.8
申请日：2012-09-10
Applicant: 株式会社东芝
CPC classification number: G11C13/0002 , G11C13/0011 , G11C13/0064 , G11C13/0069 , G11C2213/71 , G11C2213/73
Abstract: 本发明涉及非易失性半导体存储器器件。一种非易失性半导体存储器器件包括：基元阵列层，包括第一线、存储器基元和第二线以及控制电路。当执行用于设定所述存储器基元到所述低电阻状态的设定操作时，直到存储器基元的电阻值变为低于预定电阻值为止，所述控制电路重复：向存储器基元施加用于设定的第一电压；以及验证读取以验证存储器基元的电阻值已经变为低于预定电阻值。在验证读取后，在施加随后的第一电压之前，所述控制电路向存储器基元施加具有不同于第一电压的极性的第二电压。
-
公开(公告)号：CN1828902B
公开(公告)日：2011-07-13
申请号：CN200610059731.9
申请日：2006-03-03
Applicant: 株式会社东芝
IPC: H01L27/092 , H01L29/78 , H01L21/8238 , H01L21/336
CPC classification number: H01L21/823842 , H01L21/28079 , H01L21/28088 , H01L29/495 , H01L29/4966 , H01L29/517
Abstract: 本发明公开了一种半导体器件，包括：P沟道MIS晶体管，包括N型半导体层、在N型半导体层上形成的并含有金属的碳化合物的第一栅绝缘层；和N沟道MIS晶体管，包括P型半导体层、在P型半导体层上形成的第二栅绝缘层以及在第二栅绝缘层上形成的第二栅电极。
-
公开(公告)号：CN101009282A
公开(公告)日：2007-08-01
申请号：CN200610164166.2
申请日：2006-12-08
Applicant: 株式会社东芝
IPC: H01L27/092 , H01L29/49 , H01L29/78 , H01L21/8238 , H01L21/336 , H01L21/28
CPC classification number: H01L21/823842
Abstract: 一种半导体装置，其特征在于具备：衬底；在上述衬底上形成的p沟道MIS晶体管，上述p沟道MIS晶体管在n阱中形成，具备在上述n阱上形成的第1栅绝缘膜和由在上述第1栅绝缘膜上形成的结晶质Ta－C合金构成的第1栅电极，在上述第1栅电极的膜厚方向上的TaC(111)面的结晶取向比率[TaC(111)面/{TaC(111)面+TaC(200)面}]大于等于80％；在上述衬底上形成的n沟道MIS晶体管，上述n沟道MIS晶体管在p阱中形成，具备在上述p阱上形成的第2栅绝缘膜和由在上述第2栅绝缘膜上形成的结晶质Ta－C合金构成的第2栅电极，在上述第2栅电极的膜厚方向上的TaC(111)面的结晶取向比率[TaC(111)面/{TaC(111)面+TaC(200)面}]小于等于60％。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.028 seconds)
