知搜-全球专利检索

  1. Login
  2. Sign Up

Search Results

4 records (took 0.021 seconds)

    半导体元件的安装构造以及半导体元件与基板的组合
    1.
    发明公开
    半导体元件的安装构造以及半导体元件与基板的组合 无效

    公开(公告)号：CN111095508A

    公开(公告)日：2020-05-01

    申请号：CN201880058813.2

    申请日：2018-09-14

    Applicant: 日立化成株式会社

    Inventor： 小野关仁 ,  福住志津 ,  铃木直也 ,  野中敏央

    IPC: H01L21/60

    Abstract: 半导体元件的安装构造由具有元件电极的半导体元件与具有基板电极的基板经由所述元件电极与所述基板电极连接而成，该基板电极设于与所述半导体元件对置的一侧的面的与所述元件电极对置的位置，所述元件电极以及所述基板电极的一方是在前端部具有焊料层的第一突起电极，所述元件电极以及所述基板电极的另一方是在表面具有一个或两个以上的金属凸部的第一电极焊盘，所述第一电极焊盘所具有的所述金属凸部穿入所述第一突起电极所具有的所述焊料层，所述第一电极焊盘所具有的所述金属凸部的底部面积相对于所述第一电极焊盘的面积为70％以下、或者相对于在所述前端部具有焊料层的第一突起电极的所述焊料层的最大截面积为75％以下。

    多层印刷布线板的制造方法、带粘接层的金属箔、覆金属的层叠板、多层印刷布线板
    2.
    发明公开
    多层印刷布线板的制造方法、带粘接层的金属箔、覆金属的层叠板、多层印刷布线板 有权

    公开(公告)号：CN107926121A

    公开(公告)日：2018-04-17

    申请号：CN201680047111.5

    申请日：2016-08-10

    Applicant: 日立化成株式会社

    Inventor： 小野关仁 ,  井上翼 ,  山岸一次 ,  清水浩

    IPC: H05K3/46 ,  H05K3/00

    CPC classification number: H05K3/386 ,  C09J163/00 ,  G03F7/16 ,  G03F7/2002 ,  G03F7/26 ,  H05K1/115 ,  H05K3/00 ,  H05K3/0035 ,  H05K3/061 ,  H05K3/188 ,  H05K3/46 ,  H05K3/4644 ,  H05K2203/0562 ,  H05K2203/0723

    Abstract: 一种多层印刷布线板的制造方法，其具有下述工序1～3。工序1：在带内层电路的基板上，隔着有机绝缘树脂层，将依次具有支承体、厚度为3μm以下且相对于前述内层电路的厚度为1/6以下的金属箔、和厚度为10μm以下的有机粘接层的带粘接层的金属箔按照前述有机绝缘树脂层与前述有机粘接层相向的方式进行层叠之后，剥离前述支承体，形成具有前述金属箔作为外层金属箔层的层叠板(a)；工序2：对前述层叠板(a)照射激光而将前述外层金属箔层、有机粘接层和有机绝缘树脂层开孔，形成具有盲导孔的开孔层叠板(b)；工序3：通过下述工序3-1～3-4形成与前述内层电路连接的外层电路；工序3-1：将前述工序2中形成的开孔层叠板(b)的外层金属箔层蚀刻除去后，在该开孔层叠板(b)上形成厚度2μm以下的外层铜层，工序3-2：通过涂布于前述外层铜层上的抗蚀剂而形成抗蚀剂图案，工序3-3：通过电解镀铜在未形成前述抗蚀剂图案的外层铜层的表面形成电路层，工序3-4：除去前述抗蚀剂图案后，将露出的外层铜层通过蚀刻而除去，形成与内层电路连接的外层电路。

Patent Agency Ranking