-
公开(公告)号：CN116435288A
公开(公告)日：2023-07-14
申请号：CN202111654661.2
申请日：2021-12-30
Applicant: 无锡华润上华科技有限公司
IPC: H01L23/522 , H10N97/00 , H01L21/768
Abstract: 本发明涉及一种电容器结构及其制造方法、半导体器件，所述电容器结构包括：第一金属层，包括第一金属图案和第二金属图案；第二金属层，包括第三金属图案和第四金属图案；介质层，设于第一金属层和第二金属层之间；第一金属图案和第三金属图案之间的介质层设有第一通孔，第一通孔中设有导电材料从而电性连接第一金属图案和第三金属图案；第二金属图案和第四金属图案之间的介质层设有第二通孔，第二通孔中设有导电材料从而电性连接第二金属图案和第四金属图案，第一通孔中的导电材料作为电容器的一个极板、第二通孔中的导电材料作为电容器的另一个极板。本发明将两个金属层之间的通孔的导电材料作为电容器的上下极板，电容器易于实现高耐压。
-
公开(公告)号：CN110890277A
公开(公告)日：2020-03-17
申请号：CN201811044717.0
申请日：2018-09-07
Applicant: 无锡华润上华科技有限公司
IPC: H01L21/311 , H01L21/67 , H01L21/329
Abstract: 本发明涉及一种TMBS制备方法，包括：提供半导体结构，半导体结构包括硅衬底和形成于硅衬底表面的氧化硅层，氧化硅层上定义有刻蚀窗口；刻蚀氧化硅层形成工艺孔，刻蚀步骤包括：步骤A：将半导体结构置于反应腔内；步骤B：充入第一刻蚀气体并调节射频功率为第一功率，对氧化硅层进行刻蚀，第一功率大于400W；步骤C：在氧化硅层被全部刻蚀前，调节射频功率为第二功率，对氧化硅层继续刻蚀，直至氧化硅层被完全刻蚀形成工艺孔，第二功率小于第一功率；刻蚀工艺孔下方的硅衬底并形成TMBS。上述制备方法，将氧化硅层的刻蚀分为两个阶段且在第二阶段降低射频功率，从而减小对硅表面的损伤，得到的TMBS性能较好。
-
公开(公告)号：CN120089597A
公开(公告)日：2025-06-03
申请号：CN202311639518.5
申请日：2023-11-30
Applicant: 无锡华润上华科技有限公司
IPC: H01L21/04 , H10D30/60 , H10D62/832
Abstract: 本发明涉及一种碳化硅衬底上的氧化层的形成方法及碳化硅器件，所述方法包括：获取表面形成有厚度不小于厚度阈值的加工氧化层的陪片；将装载有碳化硅晶圆正片和所述陪片的晶圆承载介质置于第一氧化设备中进行氧化，使所述碳化硅晶圆正片的碳化硅衬底上形成目标氧化层；所述碳化硅晶圆正片和所述陪片在所述晶圆承载介质中排列成至少一列，且各列中所述碳化硅晶圆正片和所述陪片混杂排列。本发明在氧化前对陪片提前进行氧化形成足够厚度的加工氧化层，能够减少陪片对氧化设备中氧化气氛的消耗，确保氧化过程中氧化气氛充足，从而有效地保障了氧化过程的稳定性，以获得氧化层膜厚的片内均匀性和膜厚稳定性好的碳化硅器件。
-
公开(公告)号：CN113964118A
公开(公告)日：2022-01-21
申请号：CN202010699036.9
申请日：2020-07-20
Applicant: 无锡华润上华科技有限公司
IPC: H01L27/06 , H01L29/06 , H01L27/02 , H01L21/8249
Abstract: 本发明公开了一种半导体器件，该半导体器件包括：半导体衬底，其上形成有场氧化层，半导体衬底具有第一导电类型；电阻层，形成在场氧化层之上，具有高电位连接端和低电位连接端；深阱，形成在所述半导体衬底中，电阻层位于所述深阱之上的区域，深阱具有第二导电类型，第二导电类型与第一导电类型相反；深阱引出端，形成在所述深阱中；衬底引出端，形成在所述半导体衬底中，并且位于所述深阱之外；高电位连接端和深阱引出端连接至高电位焊盘，低电位连接端和衬底引出端连接至低电位焊盘。根据本发明实施例高压分压电阻无需额外加厚的场氧化层，因此减少了相应的工艺步骤，并且耐压测试可重复，且不会导致场氧化层损坏或者测试针卡烧毁。
-
Patent Agency Ranking
公开(公告)号：CN113903662A
公开(公告)日：2022-01-07
申请号：CN202010640727.1
申请日：2020-07-06
Applicant: 无锡华润上华科技有限公司
IPC: H01L21/329 , H01L21/02 , H01L21/324 , H01L29/06
Abstract: 本发明公开了一种沟槽金属氧化物半导体势垒肖特基二极管器件的制造方法，所述方法包括：提供晶圆衬底；在所述晶圆衬底上形成外延层；在所述外延层中形成多个间隔的沟槽式多晶结构；在所述外延层上形成表面膜层；执行离子溅射以在所述表面膜层上形成金属膜层；其中，对所述外延层执行第一处理，以增大所述外延层对所述晶圆衬底的压应力，和/或，对所述表面膜层执行第二处理，以增大所述表面膜层的致密度。根据本发明提供的方法，通过增大所述外延层对所述晶圆衬底的压应力，和/或增大所述表面膜层的致密度，以抵消后续溅射形成金属膜层产生的张应力和/或增强晶圆的抗受力应变能力，避免晶圆发生翘曲变形，改善晶圆的平整度。
-
公开(公告)号：CN113964118B
公开(公告)日：2022-12-20
申请号：CN202010699036.9
申请日：2020-07-20
Applicant: 无锡华润上华科技有限公司
IPC: H01L27/06 , H01L29/06 , H01L27/02 , H01L21/8249
Abstract: 本发明公开了一种半导体器件，该半导体器件包括：半导体衬底，其上形成有场氧化层，半导体衬底具有第一导电类型；电阻层，形成在场氧化层之上，具有高电位连接端和低电位连接端；深阱，形成在所述半导体衬底中，电阻层位于所述深阱之上的区域，深阱具有第二导电类型，第二导电类型与第一导电类型相反；深阱引出端，形成在所述深阱中；衬底引出端，形成在所述半导体衬底中，并且位于所述深阱之外；高电位连接端和深阱引出端连接至高电位焊盘，低电位连接端和衬底引出端连接至低电位焊盘。根据本发明实施例高压分压电阻无需额外加厚的场氧化层，因此减少了相应的工艺步骤，并且耐压测试可重复，且不会导致场氧化层损坏或者测试针卡烧毁。
-
公开(公告)号：CN110890277B
公开(公告)日：2022-05-10
申请号：CN201811044717.0
申请日：2018-09-07
Applicant: 无锡华润上华科技有限公司
IPC: H01L21/311 , H01L21/67 , H01L21/329
Abstract: 本发明涉及一种TMBS制备方法，包括：提供半导体结构，半导体结构包括硅衬底和形成于硅衬底表面的氧化硅层，氧化硅层上定义有刻蚀窗口；刻蚀氧化硅层形成工艺孔，刻蚀步骤包括：步骤A：将半导体结构置于反应腔内；步骤B：充入第一刻蚀气体并调节射频功率为第一功率，对氧化硅层进行刻蚀，第一功率大于400W；步骤C：在氧化硅层被全部刻蚀前，调节射频功率为第二功率，对氧化硅层继续刻蚀，直至氧化硅层被完全刻蚀形成工艺孔，第二功率小于第一功率；刻蚀工艺孔下方的硅衬底并形成TMBS。上述制备方法，将氧化硅层的刻蚀分为两个阶段且在第二阶段降低射频功率，从而减小对硅表面的损伤，得到的TMBS性能较好。
-
公开(公告)号：CN102810457A
公开(公告)日：2012-12-05
申请号：CN201110143603.3
申请日：2011-05-31
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L21/02
Abstract: 本发明提供一种系统提示停片规则并能进行批处理的方法，包括以下步骤：对生产线上所有工艺按停片规则是否相同进行分类；按不同类别分别定义了参考工艺和可参考工艺，对每一参考工艺定义了停片规则；对GUI中程序进行优化，使得汇总后的所有工艺停片规则导入系统后，系统能：(1)提供报表，给出每一批次未来可停片和不可停片的提示；(2)在GUI中做停片时能给出提示；(3)GUI中可对在线批次做批处理停片。通过以上方法能显著提高停片处理效率，提升产能，降低成本，同时降低出错风险。
-
公开(公告)号：CN113851427A
公开(公告)日：2021-12-28
申请号：CN202010595375.2
申请日：2020-06-28
Applicant: 无锡华润上华科技有限公司
Abstract: 本申请涉及一种半导体器件，包括：半导体衬底以及形成于半导体衬底上的有源区，有源区包括沟道区、形成于沟道区上的栅极结构以及形成于沟道区两侧的源区和漏区；层间介质层，形成于有源区上；顶层金属层，位于层间介质层上并通过接触孔与有源区电连接；钝化层，位于顶层金属上，钝化层包括富氧硅层和叠设于富氧硅层上的富硅氮化硅层，其中，富氧硅层的厚度范围为富氧硅层的折射率范围为1.67～1.70。上述半导体器件，将富氧硅的厚度调整至范围内，并将其折射率调整至1.67～1.70范围内，可以在不增加额外操作便能提升半导体器件的HTRB稳定性。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.026 seconds)
