公开(公告)号：CN101170072B

公开(公告)日：2011-02-16

申请号：CN200710151489.2

申请日：2007-10-24

Applicant: 新光电气工业株式会社

Inventor： 町田洋弘 ,  山野孝治

IPC: H01L21/60 ,  H01L21/78 ,  H01L23/485

CPC classification number: H01L23/3114 ,  H01L21/6835 ,  H01L23/485 ,  H01L23/525 ,  H01L24/11 ,  H01L24/12 ,  H01L2221/68359 ,  H01L2221/68363 ,  H01L2221/68377 ,  H01L2224/0231 ,  H01L2224/02319 ,  H01L2224/02333 ,  H01L2224/0401 ,  H01L2224/13099 ,  H01L2924/01006 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01037 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01088 ,  H01L2924/014

Abstract: 本发明公开一种半导体器件，其特征在于包括以下部件的结构：半导体芯片，其上形成有电极片；凸点，其形成于所述各个电极片上并具有凸出部分；绝缘层，其形成于所述半导体芯片上；以及导电图案，其与所述凸点连接，其中，所述凸出部分的末端插入所述导电图案中，并且所述插入的末端被平坦化。

公开(公告)号：CN1702839B

公开(公告)日：2010-05-05

申请号：CN200510071370.5

申请日：2005-05-27

Applicant: 新光电气工业株式会社

Inventor： 山野孝治

IPC: H01L21/304 ,  H01L21/301 ,  H01L21/78 ,  H01L21/56 ,  H01L21/60 ,  H01L23/12

CPC classification number: H01L24/10 ,  H01L21/6835 ,  H01L21/6836 ,  H01L23/3114 ,  H01L23/525 ,  H01L24/13 ,  H01L24/27 ,  H01L2221/68327 ,  H01L2221/68359 ,  H01L2221/68368 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05568 ,  H01L2224/056 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/274 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/181 ,  H01L2924/3512 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明公开了一种制造半导体器件的方法。这种方法包括研磨与在其上形成有半导体器件元件的半导体衬底的第一主表面相反的半导体衬底的第二主表面的第一步骤、在第一步骤之后将被构造成支撑半导体衬底的支撑结构连接到第二主表面的第二步骤和使半导体衬底与支撑结构分离的第三步骤。

公开(公告)号：CN101330027A

公开(公告)日：2008-12-24

申请号：CN200810126616.8

申请日：2008-06-17

Applicant: 新光电气工业株式会社

Inventor： 山野孝治 ,  荒井直

IPC: H01L21/60 ,  H01L23/485

CPC classification number: H01L21/6835 ,  H01L23/3114 ,  H01L23/3171 ,  H01L23/525 ,  H01L24/11 ,  H01L24/12 ,  H01L2221/68377 ,  H01L2224/02313 ,  H01L2224/02319 ,  H01L2224/02333 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/1134 ,  H01L2224/13099 ,  H01L2224/13144 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01037 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01088 ,  H01L2924/014 ,  H01L2924/15788 ,  H01L2924/3511 ,  H01L2924/00

Abstract: 本发明公开了一种电子器件的制造方法以及电子器件。该方法包括以下步骤：在设置于半导体芯片(101)上的电极焊盘(103)上形成凸点(104)；在半导体芯片(101)上形成低模量绝缘层(120)，然后在低模量绝缘层(120)上层叠弹性模量高于低模量绝缘层(120)的弹性模量的高模量绝缘层(121)，从而形成层叠绝缘层(105)；使凸点(104)的一部分从层叠绝缘层(105)的上表面露出；以及形成与凸点(104)连接的导电图案(106)。

公开(公告)号：CN101170095A

公开(公告)日：2008-04-30

申请号：CN200710163745.X

申请日：2007-10-26

Applicant: 新光电气工业株式会社

Inventor： 山野孝治 ,  小林壮

IPC: H01L23/488 ,  H01L23/13

CPC classification number: H01L25/105 ,  H01L23/3128 ,  H01L24/73 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45139 ,  H01L2224/48091 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/06568 ,  H01L2225/1058 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/15153 ,  H01L2924/15165 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/0401

Abstract: 本发明公开一种通过多个封装件彼此堆叠而构成的叠层式半导体封装件，在该叠层式半导体封装件中，所述多个封装件包括半导体封装件，所述半导体封装件包括：半导体芯片；基板，其中形成有凹部，所述半导体芯片安装在所述凹部中；以及配线结构，其以这种方式构造，即：所述配线结构可以至少在所述半导体芯片的正上方和正下方与所述半导体芯片外部连接。

公开(公告)号：CN1819160A

公开(公告)日：2006-08-16

申请号：CN200510131558.4

申请日：2005-09-21

Applicant: 新光电气工业株式会社

Inventor： 山野孝治 ,  荒井直 ,  町田洋弘

IPC: H01L23/12 ,  H01L23/28 ,  H01L21/56

CPC classification number: H01L23/293 ,  H01L21/568 ,  H01L23/29 ,  H01L23/31 ,  H01L23/3128 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/82 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/20 ,  H01L2224/211 ,  H01L2224/24226 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/83191 ,  H01L2224/92244 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2924/3511 ,  H01L2924/00

Abstract: 公开了一种具有内装半导体芯片的基板，包括：内装半导体芯片、将内装半导体芯片包含在其中的树脂件和外部连接端子。树脂件包含树脂和60％到90％重量比的球状填充物。

公开(公告)号：CN101154606B

公开(公告)日：2011-04-13

申请号：CN200710154192.1

申请日：2007-09-24

Applicant: 新光电气工业株式会社

Inventor： 山野孝治 ,  荒井直

IPC: H01L21/60

Abstract: 本发明公开一种半导体器件的制造方法，在平面图中所述半导体器件的尺寸与半导体芯片的尺寸大致相同，半导体芯片以倒装方式结合到配线图案上，本发明的目的是提供一种半导体器件的制造方法，该制造方法能够减少制造步骤的数量，以实现制造成本的最小化。形成绝缘树脂(13)以覆盖多个内部连接端子(12)、以及多个半导体芯片(11)的形成有所述内部连接端子的表面，然后在绝缘树脂(13)之上形成用于形成配线图案的金属层(33)，并且通过按压金属层(33)而使金属层(33)与多个内部连接端子(12)压力结合。

公开(公告)号：CN100576531C

公开(公告)日：2009-12-30

申请号：CN200610111822.2

申请日：2006-08-23

Applicant: 新光电气工业株式会社

Inventor： 小林壮 ,  小山铁也 ,  山野孝治

IPC: H01L25/00 ,  H01L23/488 ,  H01L21/50

CPC classification number: H01L21/6835 ,  H01L21/4846 ,  H01L23/3107 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L25/105 ,  H01L2221/68345 ,  H01L2224/32225 ,  H01L2224/45139 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/83191 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/18165 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/01049

Abstract: 一种半导体封装(100)，包括：半导体芯片(110)；密封树脂(106)，用于密封所述半导体芯片(110)；以及布线(105)，形成于密封树脂(106)的内部。此外，布线(105)包括：图形布线(105b)，连接到半导体芯片(110)并形成为曝露于密封树脂(106)的下表面(106b)；以及在后部分(105a)，形成为在密封树脂(106)的厚度方向上扩展，在该在后部分中，一端连接到图形布线(105b)并且另一端形成为曝露于密封树脂(106)的上表面(106a)。

公开(公告)号：CN100573865C

公开(公告)日：2009-12-23

申请号：CN200610127686.6

申请日：2006-09-07

Applicant: 新光电气工业株式会社

Inventor： 小林壮 ,  小山铁也 ,  山野孝治

IPC: H01L23/498 ,  H01L23/12 ,  H01L21/48

CPC classification number: H01L23/49827 ,  H01L23/49816 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L25/105 ,  H01L2224/32225 ,  H01L2224/45139 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15153 ,  H01L2924/15165 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/01049

Abstract: 本发明公开了一种半导体封装，配置成包括：半导体晶片(110)；树脂件(106)，用于形成在其中安装此半导体晶片(110)的凹进(109)；以及，布线(105)，其由图形布线(105b)和接线柱部(105a)构成，图形布线(105b)形成为暴露于此树脂件(106)的上表面(106b)，并且还与半导体晶片(110)相连接，以及，接线柱部(105a)一端与图形布线(105b)相连接，而其另一端则形成为暴露于树脂件(106)的下表面(106a)。

公开(公告)号：CN100556246C

公开(公告)日：2009-10-28

申请号：CN200610059851.9

申请日：2006-03-15

Applicant: 新光电气工业株式会社

Inventor： 山野孝治

IPC: H05K3/46 ,  H05K1/00 ,  H01L25/065

CPC classification number: H01L23/5389 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/49816 ,  H01L23/5386 ,  H01L24/19 ,  H01L24/24 ,  H01L24/82 ,  H01L25/0655 ,  H01L2221/68345 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/82039 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3511 ,  H05K1/0271 ,  H05K1/185 ,  H05K3/007 ,  H05K2201/2009 ,  H05K2203/016 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/4913 ,  Y10T29/49144 ,  Y10T29/49155 ,  Y10T29/49165 ,  H01L2924/00

Abstract: 本发明公开一种制造配线基板的方法，包括：在支撑基板上形成第一绝缘层；在第一绝缘层上安装至少一个加强构件；在第一绝缘层上安装至少一个半导体芯片；在加强构件和半导体芯片上形成第二绝缘层；以及在第二绝缘层上形成配线，该配线与半导体芯片连接。

公开(公告)号：CN101441992A

公开(公告)日：2009-05-27

申请号：CN200810180956.9

申请日：2008-11-20

Applicant: 新光电气工业株式会社

Inventor： 山野孝治 ,  町田洋弘

IPC: H01L21/00 ,  H01L21/60 ,  H01L21/78 ,  H01L23/485 ,  H01L23/544

CPC classification number: H01L21/78 ,  H01L23/3114 ,  H01L23/3192 ,  H01L23/49816 ,  H01L24/10 ,  H01L2224/02333 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05155 ,  H01L2224/05647 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/00014

Abstract: 本发明公开一种半导体器件及其制造方法，该方法包括：制备步骤，制备半导体基板，所述半导体基板包括多个半导体芯片形成区域和设置在所述多个半导体芯片形成区域之间并包括基板切割位置的划线区域；半导体芯片形成步骤，在所述多个半导体芯片形成区域上形成具有电极焊盘的半导体芯片；第一绝缘层形成步骤，在半导体芯片和半导体基板的划线区域上形成第一绝缘层；第二绝缘层形成步骤，在所述第一绝缘层的除与所述基板切割位置相对应的区域以外的部分上形成第二绝缘层；以及切割步骤，在所述基板切割位置处切割所述半导体基板。