公开(公告)号：CN104538445A

公开(公告)日：2015-04-22

申请号：CN201410785548.1

申请日：2014-12-17

申请人： 成都芯源系统有限公司

发明人： 吉扬永 ,  连延杰

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7816 ,  H01L29/0653 ,  H01L29/1083 ,  H01L29/42368 ,  H01L29/66681 ,  H01L29/7833 ,  H01L29/0684 ,  H01L29/66492

摘要： 公开了一种高压PMOS器件和工艺制作流程，所述高压PMOS器件包括P型衬底、N型埋层、外延层、场氧、低压P阱、N阱、厚栅氧、薄栅氧、多晶硅栅、N型重掺杂区、第一P型重掺杂区、以及第二P型重掺杂区，其中，所述N阱和所述低压P阱的间矩为0.5μm～1μm。所述高压PMOS器件减少了工艺制作的掩膜，降低了成本。

公开(公告)号：CN103367451B

公开(公告)日：2016-06-15

申请号：CN201310271755.0

申请日：2013-07-01

申请人： 成都芯源系统有限公司

发明人： 吉扬永 ,  张磊

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/1095 ,  H01L29/0653 ,  H01L29/1045 ,  H01L29/42368 ,  H01L29/66681 ,  H01L29/7816

摘要： 公开了一种高压半导体器件及其制作方法。所述高压半导体器件包括外延层、第一低压阱、第二低压阱、高压阱、第一重掺杂区、第二重掺杂区、第三重掺杂区、场氧和栅极区。所述高压半导体器件减少了工艺制作的层数，降低了成本。

公开(公告)号：CN104064600A

公开(公告)日：2014-09-24

申请号：CN201410283101.4

申请日：2014-06-23

申请人： 成都芯源系统有限公司

发明人： 吉扬永 ,  张磊 ,  傅达平 ,  连延杰

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/402 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0878 ,  H01L29/0886 ,  H01L29/1083 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/66681 ,  H01L29/7823

摘要： 本申请公开了一种上拉双扩散金属氧化物半导体及其制作方法。所述上拉双扩散金属氧化物半导体包括：衬底、外延层、第一阱区、第二阱区、基区、体接触区、源接触区、漏接触区、场氧、栅氧、厚栅氧、多晶硅栅、源极电极、漏极电极、栅极电极，所述多晶硅栅包括终端部分和普通部分，所述终端部分包括有源多晶硅、在栅氧和厚栅氧上的第一延伸多晶硅、以及在厚栅氧和场氧上的第二延伸多晶硅。所述上拉双扩散金属氧化物半导体在小的终端面积情况下具有更高的击穿电压。

公开(公告)号：CN110610994B

公开(公告)日：2023-03-31

申请号：CN201910644870.5

申请日：2019-07-17

申请人： 成都芯源系统有限公司

发明人： 连延杰 ,  吉扬永

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/10

摘要： 本公开的实施例揭露了一种横向双扩散金属氧化物半导体场效应晶体管(DMOS)。该横向DMOS可以包括阱区、源区、漏区、第一栅区以及第二栅区。该第一栅区形成于所述阱区的靠近所述源区一侧的部分之上。该第二栅区形成于所述阱区的靠近所述漏区的部分之中，该第二栅区包括浅沟槽隔离结构，制作于所述阱区中的浅沟槽内，并且其第一侧壁边缘与所述漏区毗邻或接触，其与该第一侧壁相对的第二侧壁边缘横向延展至位于所述第一栅区的下方。本公开实施例的横向DMOS击穿电压提升，横向尺寸大幅缩减，比导通电阻降低，被应用于集成电路中时，其可以大幅提升集成电路的耐高压性能和安全性能，并且有助于缩减集成电路的晶片尺寸。

公开(公告)号：CN106504992A

公开(公告)日：2017-03-15

申请号：CN201610859002.5

申请日：2016-09-28

申请人： 成都芯源系统有限公司

发明人： 乔伊·迈克格雷格 ,  郑志星 ,  吉扬永 ,  艾瑞克·布劳恩

IPC分类号： H01L21/336 ,  H01L21/266 ,  H01L21/8238

CPC分类号： H01L27/0928 ,  H01L21/823892 ,  H01L21/8249 ,  H01L27/0623 ,  H01L27/0922 ,  H01L29/063 ,  H01L29/0821 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/1004 ,  H01L29/1045 ,  H01L29/1087 ,  H01L29/1095 ,  H01L29/66272 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7322 ,  H01L29/7816 ,  H01L29/7835 ,  H01L21/266 ,  H01L21/8238

摘要： 公开了LDMOS及相关半导体集成电路的制作方法。其中LDMOS器件形成于具有第一掺杂类型的半导体衬底中，该制作方法包括：采用第一掩膜向半导体衬底中注入一系列的杂质，以形成靠近半导体衬底表面且具有第二掺杂类型的第一区域、位于第一区域之下且具有第一掺杂类型的第二区域、以及位于第二区域之下且具有第二掺杂类型的第三区域；采用第二掩膜向半导体衬底中注入杂质，以形成与第一、第二和第三区域毗邻且具有第二掺杂类型的第四区域，其中该第四区域自半导体衬底的表面向下延伸至与第三区域相当的深度；以及采用第三掩膜向第一区域内注入杂质，以形成具有第一掺杂类型的第一阱。

公开(公告)号：CN105161545A

公开(公告)日：2015-12-16

申请号：CN201510350878.2

申请日：2015-06-24

申请人： 成都芯源系统有限公司

发明人： 吉扬永

IPC分类号： H01L29/872 ,  H01L29/06 ,  H01L29/66

CPC分类号： H01L29/0619 ,  H01L29/0692 ,  H01L29/66143 ,  H01L29/872 ,  H01L29/0688

摘要： 本发明提出了一种肖特基二极管及其制作方法，所述肖特基二极管包括阴极区、阳极区和保护环区。其中，所述阳极区包括金属肖特基接触区，所述保护环区包括外保护环和处于外保护环内部的多个断裂保护带，并且所述断裂保护带的结深比所述外保护环的结深要浅。利用本发明所揭示的肖特基二极管，可以有效提高其击穿电压和正向载流能力，节省芯片的尺寸面积。

公开(公告)号：CN101901835B

公开(公告)日：2014-02-12

申请号：CN201010182350.6

申请日：2010-05-26

申请人： 成都芯源系统有限公司

发明人： 吉扬永

IPC分类号： H01L29/78 ,  H01L29/10 ,  H01L29/36 ,  H01L21/336 ,  H01L21/22

CPC分类号： H01L29/0847 ,  H01L29/0657 ,  H01L29/1083 ,  H01L29/42356 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/7835

摘要： 本发明公开了一种高压NMOS，该高压NMOS采用体区双次掺杂方式，其中第二次掺杂以栅极自对准进行，消除了沟道中存在的台阶现象，提高了器件的性能。

公开(公告)号：CN103367451A

公开(公告)日：2013-10-23

申请号：CN201310271755.0

申请日：2013-07-01

申请人： 成都芯源系统有限公司

发明人： 吉扬永 ,  张磊

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/1095 ,  H01L29/0653 ,  H01L29/1045 ,  H01L29/42368 ,  H01L29/66681 ,  H01L29/7816

摘要： 公开了一种高压半导体器件及其制作方法。所述高压半导体器件包括外延层、第一低压阱、第二低压阱、高压阱、第一重掺杂区、第二重掺杂区、第三重掺杂区、场氧和栅极区。所述高压半导体器件减少了工艺制作的层数，降低了成本。

公开(公告)号：CN110610994A

公开(公告)日：2019-12-24

申请号：CN201910644870.5

申请日：2019-07-17

申请人： 成都芯源系统有限公司

发明人： 连延杰 ,  吉扬永

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/10

摘要： 本公开的实施例揭露了一种横向双扩散金属氧化物半导体场效应晶体管(DMOS)。该横向DMOS可以包括阱区、源区、漏区、第一栅区以及第二栅区。该第一栅区形成于所述阱区的靠近所述源区一侧的部分之上。该第二栅区形成于所述阱区的靠近所述漏区的部分之中，该第二栅区包括浅沟槽隔离结构，制作于所述阱区中的浅沟槽内，并且其第一侧壁边缘与所述漏区毗邻或接触，其与该第一侧壁相对的第二侧壁边缘横向延展至位于所述第一栅区的下方。本公开实施例的横向DMOS击穿电压提升，横向尺寸大幅缩减，比导通电阻降低，被应用于集成电路中时，其可以大幅提升集成电路的耐高压性能和安全性能，并且有助于缩减集成电路的晶片尺寸。

公开(公告)号：CN106504992B

公开(公告)日：2019-06-18

申请号：CN201610859002.5

申请日：2016-09-28

申请人： 成都芯源系统有限公司

发明人： 乔伊·迈克格雷格 ,  郑志星 ,  吉扬永 ,  艾瑞克·布劳恩

IPC分类号： H01L21/336 ,  H01L21/266 ,  H01L21/8238

CPC分类号： H01L27/0928 ,  H01L21/823892 ,  H01L21/8249 ,  H01L27/0623 ,  H01L27/0922 ,  H01L29/063 ,  H01L29/0821 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/1004 ,  H01L29/1045 ,  H01L29/1087 ,  H01L29/1095 ,  H01L29/66272 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7322 ,  H01L29/7816 ,  H01L29/7835

摘要： 公开了LDMOS及相关半导体集成电路的制作方法。其中LDMOS器件形成于具有第一掺杂类型的半导体衬底中，该制作方法包括：采用第一掩膜向半导体衬底中注入一系列的杂质，以形成靠近半导体衬底表面且具有第二掺杂类型的第一区域、位于第一区域之下且具有第一掺杂类型的第二区域、以及位于第二区域之下且具有第二掺杂类型的第三区域；采用第二掩膜向半导体衬底中注入杂质，以形成与第一、第二和第三区域毗邻且具有第二掺杂类型的第四区域，其中该第四区域自半导体衬底的表面向下延伸至与第三区域相当的深度；以及采用第三掩膜向第一区域内注入杂质，以形成具有第一掺杂类型的第一阱。