通信用高频功放芯片的封装结构及其封装方法

    公开(公告)号:CN113394180B

    公开(公告)日:2022-05-31

    申请号:CN202110648693.5

    申请日:2021-06-10

    Abstract: 本发明涉及5G通信用芯片领域,提供一种对芯片工作时由于自热现象产生较高结温进行有效散热的通信用高频功放芯片的封装结构,它包括设有用于放置芯片的铜底座,所述铜底座上设有复合凹槽,所述复合凹槽包括有第一凹槽,和从第一凹槽衍生向周侧发散延伸的多个第二凹槽,所述第二凹槽被置于第一凹槽周侧的一倾斜面上延伸;所述复合凹槽内还设有烧结胶,所述烧结胶上放置GaN芯片,所述GaN芯片通过至少一条金属焊丝电连接位于所述铜底座上的被动元件和引线脚。本发明加快了热量的传导速度,提高了高频功放芯片的使用寿命,适用于芯片封装中应用。

    一种4位和8位测试座相互兼容装置

    公开(公告)号:CN114414989A

    公开(公告)日:2022-04-29

    申请号:CN202210046077.7

    申请日:2022-01-17

    Abstract: 本发明公开了一种4位和8位测试座相互兼容装置,包括:测试座、L支架和固定座,所述测试座与所述L支架和固定座中的任意一个连接,所述L支架可拆卸连接于所述测试座侧端,所述固定座可拆卸连接于所述测试座顶端。本发明在测试座侧端设置L支架,通过L支架调节测试座的水平位置,实现测试板卡的4站并测,将L支架更换为原有的固定座,实现OS产品的8站并测,操作简单,有效实现了4站和8站的兼容测试,优化了测试平台的利用率,提高了测试产能,降低设备使用成本,减少资源浪费。

    一种高速编带自动拆带机及拆带方法

    公开(公告)号:CN114275269A

    公开(公告)日:2022-04-05

    申请号:CN202210070385.3

    申请日:2022-01-21

    Abstract: 本发明公开了一种高速编带自动拆带机及拆带方法,自动拆带机包括背板,背板上设有分隔壳,第二卷轴设于分隔壳内,第一卷轴、第三卷轴设置于分隔壳外。分隔壳上设置有第一分离口、第二分离口,分隔壳内位于第二卷轴下方两侧设置有第一压轮组、第二压轮组。把卷盘装在拆带机的第二卷轴上,从卷盘上取出尾带,并剥离出面带和载带,将剥离的面带放入第一压轮组,将剥离的载带放入第二压轮组,再将面带和载带分别穿过第一分离口、第二分离口并分别固定于第一卷轴、第三卷轴,通过卷轴、压轮的转动,并使得载带通过分离口,使得芯片从载带上被剥离下来,解决了现有拆带过程中由于人工拆带的作业方式在手法及速度上动作不一,造成产品散落遗失的问题。

    通信用高频功放芯片的封装结构及其封装方法

    公开(公告)号:CN113394180A

    公开(公告)日:2021-09-14

    申请号:CN202110648693.5

    申请日:2021-06-10

    Abstract: 本发明涉及5G通信用芯片领域,提供一种对芯片工作时由于自热现象产生较高结温进行有效散热的通信用高频功放芯片的封装结构,它包括设有用于放置芯片的铜底座,所述铜底座上设有复合凹槽,所述复合凹槽包括有第一凹槽,和从第一凹槽衍生向周侧发散延伸的多个第二凹槽,所述第二凹槽被置于第一凹槽周侧的一倾斜面上延伸;所述复合凹槽内还设有烧结胶,所述烧结胶上放置GaN芯片,所述GaN芯片通过至少一条金属焊丝电连接位于所述铜底座上的被动元件和引线脚。本发明加快了热量的传导速度,提高了高频功放芯片的使用寿命,适用于芯片封装中应用。

    一种适用于重力式分选机的压测装置

    公开(公告)号:CN114535148B

    公开(公告)日:2024-02-09

    申请号:CN202210046105.5

    申请日:2022-01-17

    Abstract: 本发明公开了一种适用于重力式分选机的压测装置,包括:压测座、驱动装置、下压装置和控制器;所述压测座设置在所述下压装置的下方,所述驱动装置设置在所述下压装置的上方,所述下压装置和所述驱动装置均与所述控制器电连接。本发明所述的适用于重力式分选机的压测装置,下压装置可以使芯片的引脚和压测座具有足够的接触面积和接触力度,压测座则使得本压测装置不会对待测产品的尺寸、型号有任何限制,只需要根据待测产品定制特定的压测座即可,由此便可以使本压测装置具有较高的利用率,不再需要单独定制压测机器,降低测试成本。

    集成电路封装中基岛悬空的引线框结构

    公开(公告)号:CN108878384A

    公开(公告)日:2018-11-23

    申请号:CN201810758688.8

    申请日:2018-07-11

    Abstract: 本发明的集成电路封装中基岛悬空的引线框结构,技术目的是提供一种采用单一的基岛结构、实现得到增加独立I/O接口数量的封装体的集成电路封装中基岛悬空的引线框结构。包括有引线框架基岛及引脚,所述引线框架基岛与引脚之间缕空,引线框架基岛连接两侧吊筋;本发明采用单个的基岛实现了TO252系列产品增加I/O接口的技术效果,而且提高了适用芯片的大小,适用于集成电路封装中应用。

    集成电路的封装结构
    7.
    发明公开

    公开(公告)号:CN108831874A

    公开(公告)日:2018-11-16

    申请号:CN201810891358.6

    申请日:2018-08-07

    Abstract: 本发明的集成电路的封装结构技术目的提供一种在不改变现有的TO-252-5的外形结构不变的情况下,在塑封体内将和基岛相连的脚断开,使基岛悬空,进而提升集成电路整体性能的集成电路的封装结构。集成电路的封装结构,其特征是:包括有引线框,所述引线框在宽度方向各列之间设有横梁,并且在基岛的长度方向两侧和横梁之间各设有台阶式吊筋。本发明现有技术中的的PCB部分不需要改动,允许基岛和任何一个外引线框间的电压压差设计得更大,约为原来的3倍以上;通用性强,适用于集成电路中应用。

    一种自动清除料盘残留设备及清除方法

    公开(公告)号:CN114275444B

    公开(公告)日:2024-12-24

    申请号:CN202210053379.7

    申请日:2022-01-18

    Abstract: 本发明提供了一种自动清除料盘残留设备及清除方法,一种自动清除料盘残留设备包括上料台、和收料台,所述上料台和收料台之间设置传送组件,传送组件上设有清除装置,所述上料台用于将料盘推送至传送组件,所述料盘经所述传送组件传送至所述收料台,所述清除装置用于将所述料盘上的残留芯片清除。本发明能够解决目前芯片在加工生产过程中,需要料盘进行输送,料盘需循环使用,在料盘再次使用前需人工目检其正反面有无芯片残留,由于是人工目检容易出现漏检现象导致混料的技术问题。

    一种GaN芯片的封装结构
    9.
    发明授权

    公开(公告)号:CN116230702B

    公开(公告)日:2024-04-26

    申请号:CN202310507410.4

    申请日:2023-05-08

    Abstract: 本发明涉及一种GaN芯片的封装结构,包括框架基岛、框架引脚、GaN芯片、控制芯片和塑封体,GaN芯片为场效应管,GaN芯片正装固定在框架基岛上,控制芯片上的控制引脚以铜柱的方式引出,控制芯片倒装地设置在框架引脚和GaN芯片上,控制芯片上的多个控制引脚分别与GaN芯片的G极、框架基岛和框架引脚直接焊接固定。本发明用了创新型的3D堆叠结构,先把控制芯片上的控制引脚以铜柱的方式引出,然后将控制芯片倒装地设置在框架引脚和GaN芯片上,控制芯片上的控制引脚与GaN芯片的G极连通距离大幅缩短,而且铜柱的导电面积大,产生的自感电感极小,对GaN芯片开关速度影响大幅减小,从而使GaN芯片充分发挥效能。

    一种GaN芯片的封装结构
    10.
    发明公开

    公开(公告)号:CN116230702A

    公开(公告)日:2023-06-06

    申请号:CN202310507410.4

    申请日:2023-05-08

    Abstract: 本发明涉及一种GaN芯片的封装结构,包括框架基岛、框架引脚、GaN芯片、控制芯片和塑封体,GaN芯片为场效应管,GaN芯片正装固定在框架基岛上,控制芯片上的控制引脚以铜柱的方式引出,控制芯片倒装地设置在框架引脚和GaN芯片上,控制芯片上的多个控制引脚分别与GaN芯片的G极、框架基岛和框架引脚直接焊接固定。本发明用了创新型的3D堆叠结构,先把控制芯片上的控制引脚以铜柱的方式引出,然后将控制芯片倒装地设置在框架引脚和GaN芯片上,控制芯片上的控制引脚与GaN芯片的G极连通距离大幅缩短,而且铜柱的导电面积大,产生的自感电感极小,对GaN芯片开关速度影响大幅减小,从而使GaN芯片充分发挥效能。

Patent Agency Ranking