一种具有电磁屏蔽功能的芯片封装结构及封装方法

    公开(公告)号:CN114582733B

    公开(公告)日:2022-07-26

    申请号:CN202210488727.3

    申请日:2022-05-07

    Abstract: 本发明提供一种具有电磁屏蔽功能的芯片封装方法,包括以下步骤:制备带有绝缘凸起的散热片,并在绝缘凸起上键合金属管脚;将芯片模块粘接在散热片带有绝缘凸起的一面;利用线束将芯片模块的引脚和绝缘凸起上的金属管脚电连接;将屏蔽壳焊接在绝缘凸起远离散热片的一端,并对屏蔽壳和散热片进行塑封获得芯片成品。本发明用以实现在芯片制造过程中,对其生产制备的工艺进行改进,使得芯片能够具备电磁屏蔽功能,进而提高产品性能,减少在芯片工作过程中易被电磁干扰导致设备无法正常工作或者故障的情况。

    一种自动清除料盘残留设备及清除方法

    公开(公告)号:CN114275444A

    公开(公告)日:2022-04-05

    申请号:CN202210053379.7

    申请日:2022-01-18

    Abstract: 本发明提供了一种自动清除料盘残留设备及清除方法,一种自动清除料盘残留设备包括上料台、和收料台,所述上料台和收料台之间设置传送组件,传送组件上设有清除装置,所述上料台用于将料盘推送至传送组件,所述料盘经所述传送组件传送至所述收料台,所述清除装置用于将所述料盘上的残留芯片清除。本发明能够解决目前芯片在加工生产过程中,需要料盘进行输送,料盘需循环使用,在料盘再次使用前需人工目检其正反面有无芯片残留,由于是人工目检容易出现漏检现象导致混料的技术问题。

    高密度多侧面引脚外露的封装结构及其生产方法

    公开(公告)号:CN110429075B

    公开(公告)日:2020-07-14

    申请号:CN201910656493.7

    申请日:2019-07-19

    Abstract: 本发明公开了一种高密度多侧面引脚外露的封装结构及其生产方法。封装结构包括本体,基岛和引脚;所述基岛和所述引脚设于所述本体的底部,且所述引脚的底面裸露于所述本体的底面,且所述引脚向所述本体的多个侧面延伸并伸出所述本体之外;所述本体包括设于所述基岛并与所述引脚连接的集成电路,以及用于封装所述集成电路、所述基岛和所述引脚的塑封体;所述塑封体的底面和所述引脚的底面,处于同一水平面;所述引脚包括与所述基岛隔离的第一引脚。本发明方案可减小封装结构的厚度、体积,减少封装内阻和热阻,提高产品性能及其可靠性,同时增大了应用范围。

    一种适用于重力式分选机的压测装置

    公开(公告)号:CN114535148B

    公开(公告)日:2024-02-09

    申请号:CN202210046105.5

    申请日:2022-01-17

    Abstract: 本发明公开了一种适用于重力式分选机的压测装置,包括:压测座、驱动装置、下压装置和控制器;所述压测座设置在所述下压装置的下方,所述驱动装置设置在所述下压装置的上方,所述下压装置和所述驱动装置均与所述控制器电连接。本发明所述的适用于重力式分选机的压测装置,下压装置可以使芯片的引脚和压测座具有足够的接触面积和接触力度,压测座则使得本压测装置不会对待测产品的尺寸、型号有任何限制,只需要根据待测产品定制特定的压测座即可,由此便可以使本压测装置具有较高的利用率,不再需要单独定制压测机器,降低测试成本。

    QFN冲压框架、冲压模具及制备方法

    公开(公告)号:CN115295520B

    公开(公告)日:2023-01-10

    申请号:CN202211230732.0

    申请日:2022-10-10

    Abstract: 本发明涉及半导体封装技术领域,提供了一种QFN冲压框架、冲压模具及制备方法,QFN冲压框架包括框架单元,框架单元包括基岛、引脚和边框,边框呈方形,基岛和引脚位于边框内侧;基岛呈方形且四角分别通过拉杆与边框的四角连接;引脚为多个,引脚沿边框间隔布置且由边框向内延伸至距离基岛第一设定距离,引脚和拉杆都具有冲压折弯,使得引脚和拉杆的冲压平面都与基岛平面存在设定高差。冲压模具包括底模和冲切模,底模用于支撑QFN冲压框架,冲切模用于对铜带冲压制作QFN冲压框架;方法包括对清洁后下料的铜带,采用前述冲压模具进行冲压加工制作出QFN冲压框架。本发明的QFN引线框架可采用冲压加工,提高工效率,降低了材料和人工成本。

    一种引线框架连筋结构
    6.
    发明授权

    公开(公告)号:CN114203663B

    公开(公告)日:2022-08-19

    申请号:CN202111406544.4

    申请日:2021-11-24

    Abstract: 本发明公开了一种引线框架连筋结构,包括:内框和外框;芯片固定在所述内框内,所述内框和所述外框之间设置有连筋,所述内框的外壁通过所述连筋与所述外框的内壁连接,所述外框的外壁与半导体封壳连接。芯片封装的过程中产生的应力可以经由连筋传递给外框,并经由外框挤压半导体封壳的内壁,进而增加外框和半导体封壳的连接牢固性,因为具有连筋使得内框在材质选择上可以优先挑选具有较大弹性系数的材料,从而避免在封装芯片的过程中,内框对芯片作用力过大导致材料翘曲或者避免元件的内部出现分层,导致加工困难良品率下降的情况出现,同时也避免了内框在选择材料时刚性过大而弹性过小导致框架报废,需要重新开模的情况。

    集成电路封装中基岛悬空的引线框结构

    公开(公告)号:CN108878384A

    公开(公告)日:2018-11-23

    申请号:CN201810758688.8

    申请日:2018-07-11

    Abstract: 本发明的集成电路封装中基岛悬空的引线框结构,技术目的是提供一种采用单一的基岛结构、实现得到增加独立I/O接口数量的封装体的集成电路封装中基岛悬空的引线框结构。包括有引线框架基岛及引脚,所述引线框架基岛与引脚之间缕空,引线框架基岛连接两侧吊筋;本发明采用单个的基岛实现了TO252系列产品增加I/O接口的技术效果,而且提高了适用芯片的大小,适用于集成电路封装中应用。

    集成电路的封装结构
    8.
    发明公开

    公开(公告)号:CN108831874A

    公开(公告)日:2018-11-16

    申请号:CN201810891358.6

    申请日:2018-08-07

    Abstract: 本发明的集成电路的封装结构技术目的提供一种在不改变现有的TO-252-5的外形结构不变的情况下,在塑封体内将和基岛相连的脚断开,使基岛悬空,进而提升集成电路整体性能的集成电路的封装结构。集成电路的封装结构,其特征是:包括有引线框,所述引线框在宽度方向各列之间设有横梁,并且在基岛的长度方向两侧和横梁之间各设有台阶式吊筋。本发明现有技术中的的PCB部分不需要改动,允许基岛和任何一个外引线框间的电压压差设计得更大,约为原来的3倍以上;通用性强,适用于集成电路中应用。

    一种自动清除料盘残留设备及清除方法

    公开(公告)号:CN114275444B

    公开(公告)日:2024-12-24

    申请号:CN202210053379.7

    申请日:2022-01-18

    Abstract: 本发明提供了一种自动清除料盘残留设备及清除方法,一种自动清除料盘残留设备包括上料台、和收料台,所述上料台和收料台之间设置传送组件,传送组件上设有清除装置,所述上料台用于将料盘推送至传送组件,所述料盘经所述传送组件传送至所述收料台,所述清除装置用于将所述料盘上的残留芯片清除。本发明能够解决目前芯片在加工生产过程中,需要料盘进行输送,料盘需循环使用,在料盘再次使用前需人工目检其正反面有无芯片残留,由于是人工目检容易出现漏检现象导致混料的技术问题。

    一种GaN芯片的封装结构
    10.
    发明授权

    公开(公告)号:CN116230702B

    公开(公告)日:2024-04-26

    申请号:CN202310507410.4

    申请日:2023-05-08

    Abstract: 本发明涉及一种GaN芯片的封装结构,包括框架基岛、框架引脚、GaN芯片、控制芯片和塑封体,GaN芯片为场效应管,GaN芯片正装固定在框架基岛上,控制芯片上的控制引脚以铜柱的方式引出,控制芯片倒装地设置在框架引脚和GaN芯片上,控制芯片上的多个控制引脚分别与GaN芯片的G极、框架基岛和框架引脚直接焊接固定。本发明用了创新型的3D堆叠结构,先把控制芯片上的控制引脚以铜柱的方式引出,然后将控制芯片倒装地设置在框架引脚和GaN芯片上,控制芯片上的控制引脚与GaN芯片的G极连通距离大幅缩短,而且铜柱的导电面积大,产生的自感电感极小,对GaN芯片开关速度影响大幅减小,从而使GaN芯片充分发挥效能。

Patent Agency Ranking