降低源极和/或漏极区域与沟道区域之间的串联电阻

    公开(公告)号:CN111066154B

    公开(公告)日:2023-08-22

    申请号:CN201880058867.9

    申请日:2018-09-21

    Abstract: 一种用于减少晶体管的串联电阻的方法,包括在半导体衬底上形成导电栅极并与半导体衬底绝缘;在衬底内形成源极和/或漏极延伸区域并与相应的源极和/或漏极区域相邻;以及在衬底内形成源极和/或漏极区域。源极和/或漏极延伸区由与第一掺杂剂和第二掺杂剂合金化的材料构成,第一掺杂剂被配置为增加形成源极和/或漏极延伸区的材料的晶格结构。

    降低源极和/或漏极区域与沟道区域之间的串联电阻

    公开(公告)号:CN111066154A

    公开(公告)日:2020-04-24

    申请号:CN201880058867.9

    申请日:2018-09-21

    Abstract: 一种用于减少晶体管的串联电阻的方法,包括在半导体衬底上形成导电栅极并与半导体衬底绝缘;在衬底内形成源极和/或漏极延伸区域并与相应的源极和/或漏极区域相邻;以及在衬底内形成源极和/或漏极区域。源极和/或漏极延伸区由与第一掺杂剂和第二掺杂剂合金化的材料构成,第一掺杂剂被配置为增加形成源极和/或漏极延伸区的材料的晶格结构。

Patent Agency Ranking