-
-
公开(公告)号:CN106024714B
公开(公告)日:2018-12-11
申请号:CN201610170232.0
申请日:2016-03-23
Applicant: 国际商业机器公司
IPC: H01L21/8238 , H01L27/092 , H01L29/43
CPC classification number: H01L29/413 , H01L21/823807 , H01L21/8258 , H01L27/092 , H01L29/0673 , H01L29/41758 , H01L29/4966 , H01L29/775
Abstract: 一种器件包括:衬底层;限定nFET(n型场效应晶体管)区域的源极/漏极部件的第一集合;限定pFET(p型场效应晶体管)区域的源极/漏极部件的第二集合;第一悬置纳米线,至少部分地悬置在nFET区域中的衬底层之上并且由III‑V族材料制成;以及第二悬置纳米线,至少部分地悬置在pFET区域中的衬底层之上并且由含锗材料制成。在一些实施例中,通过在含锗的释放层的顶部上添加合适的纳米线层并且随后移除含锗的释放层以使得纳米线悬置而制造第一悬置纳米线和第二悬置纳米线。
-
公开(公告)号:CN106024716A
公开(公告)日:2016-10-12
申请号:CN201610179034.0
申请日:2016-03-25
Applicant: 国际商业机器公司
IPC: H01L21/8238 , H01L27/092
CPC classification number: H01L29/42392 , B82Y10/00 , H01L21/82345 , H01L21/84 , H01L27/088 , H01L27/092 , H01L27/1203 , H01L29/0673 , H01L29/1079 , H01L29/401 , H01L29/495 , H01L29/66439 , H01L29/775 , H01L21/8238
Abstract: 在一个方面中,提供了一种形成具有多个晶体管的CMOS器件的方法,多个晶体管具有不同的Vt,该方法包括:在晶片上形成纳米线和焊盘,其中纳米线被悬置在晶片的氧化物层上方的变化高度处;以及通过如下方式形成至少部分地围绕每个纳米线的一部分的晶体管的栅极堆叠:i)在纳米线周围并在纳米线下方的晶片上沉积保形栅极电介质;ii)在纳米线周围并在纳米线下方的晶片上的保形栅极电介质上沉积保形功函数金属,其中基于纳米线在氧化物层上方悬置的变化的高度而改变沉积在纳米线周围的保形功函数金属的量;以及iii)在纳米线周围并在纳米线下方的晶片上的保形功函数金属上沉积保形多晶硅层。
-
公开(公告)号:CN101388340B
公开(公告)日:2010-11-24
申请号:CN200810215921.4
申请日:2008-09-09
Applicant: 国际商业机器公司
IPC: H01L21/28 , H01L21/336 , H01L29/78 , H01L29/423
CPC classification number: H01L29/517 , H01L21/823864 , H01L21/84 , H01L27/1203 , H01L29/4908 , H01L29/4966 , H01L29/66545 , H01L29/6656
Abstract: 本发明涉及金属高k晶体管及其制备方法。公开了一种减小金属高介电常数(MHK)晶体管中的寄生电容的方法。所述方法包括在衬底上形成MHK栅极叠层,所述MHK栅极叠层具有包括高介电常数材料的底层、包括金属的中间层、以及包括非晶硅或多晶硅中的一种的顶层。所述方法还在所述MHK栅极叠层的侧壁上形成耗尽的侧壁层以覆盖所述中间层和所述顶层而不覆盖所述底层。所述耗尽的侧壁层为非晶硅或多晶硅中的一种。所述方法还在所述耗尽的侧壁层之上和在所述底层的暴露的表面之上形成补偿隔离物层。
-
公开(公告)号:CN104733530B
公开(公告)日:2019-01-15
申请号:CN201410708318.5
申请日:2014-11-28
Applicant: 国际商业机器公司
IPC: H01L29/78 , H01L29/06 , H01L21/02 , H01L21/336
Abstract: 本发明提供应变半导体纳米线。在绝缘体层之上形成半导体衬垫部的对所横向邻接的至少一条半导体纳米线。部分所述绝缘体层从所述至少一条半导体纳米线下方被蚀刻,以使所述至少一条半导体纳米线悬置。在所述至少一条半导体纳米线之上沉积临时填充材料,并且该临时填充材料被平面化以使所述半导体衬垫部的对的顶面物理暴露。在所述半导体衬垫部的对内形成沟槽,并且用应力产生材料填充所述沟槽。随后去除所述临时填充材料。所述至少一条半导体纳米线以拉伸应变或压缩应变沿纵长方向发生应变。
-
公开(公告)号:CN104733530A
公开(公告)日:2015-06-24
申请号:CN201410708318.5
申请日:2014-11-28
Applicant: 国际商业机器公司
IPC: H01L29/78 , H01L29/06 , H01L21/02 , H01L21/336
CPC classification number: H01L29/7848 , B82Y10/00 , B82Y40/00 , H01L21/30604 , H01L21/308 , H01L21/31051 , H01L21/31111 , H01L29/0673 , H01L29/42392 , H01L29/66439 , H01L29/66636 , H01L29/66742 , H01L29/775 , H01L29/78696
Abstract: 本发明提供应变半导体纳米线。在绝缘体层之上形成半导体衬垫部的对所横向邻接的至少一条半导体纳米线。部分所述绝缘体层从所述至少一条半导体纳米线下方被蚀刻,以使所述至少一条半导体纳米线悬置。在所述至少一条半导体纳米线之上沉积临时填充材料,并且该临时填充材料被平面化以使所述半导体衬垫部的对的顶面物理暴露。在所述半导体衬垫部的对内形成沟槽,并且用应力产生材料填充所述沟槽。随后去除所述临时填充材料。所述至少一条半导体纳米线以拉伸应变或压缩应变沿纵长方向发生应变。
-
公开(公告)号:CN116134456A
公开(公告)日:2023-05-16
申请号:CN202180059575.9
申请日:2021-07-21
Applicant: 国际商业机器公司
IPC: G06N10/00
Abstract: 提供了有助于将重‑六角形量子位连接拓扑映射到直线性物理量子位布局的系统和技术。在各种实施方案中,器件可以包括在衬底上的量子位点阵。在多个方面,量子位点阵可以包括一个或多个第一量子位图块。在各种情况下,所述一个或多个第一量子位图块可以具有第一形状。在各种情况下,量子位点阵还可以包括一个或多个第二量子位图块。在各种情况下,所述一个或多个第二量子位图块可以具有第二形状。在各个方面中,所述一个或多个第一量子位图块可以与所述一个或多个第二量子位图块拼合。在不同的实施例中,量子位点阵可以展示直线物理布局。在各种实施例中,与所述一个或多个第二量子位图块拼合的所述一个或多个第一量子位图块可以在所述量子位点阵的直线物理布局中形成重‑六角形量子位连接拓扑。在不同的实施例中,该一个或多个第一量子位图块之一可以具有十二个量子位和十二个量子位间连接总线。在各种情况下,该一个或多个第二量子位片之一可以具有十二个量子位和十二个量子位间连接总线。在各种实施例中,重‑六角形量子位连接拓扑中的相邻量子位图块可以共享三个量子位。在各种实施例中,重‑六角形量子位连接拓扑中的量子位图块可以与具有与该量子位图块不同的形状的四个量子位图块相邻。在各种情况下,该量子位图块可以与具有与该量子位图块相同的形状的两个量子位图块相邻。
-
公开(公告)号:CN115136156A
公开(公告)日:2022-09-30
申请号:CN202180015872.3
申请日:2021-02-10
Applicant: 国际商业机器公司
Abstract: 提供了可以协助在回波交叉谐振门中的目标量子比特去耦的系统、计算机实现的方法、和/或计算机程序产品。根据实施例,计算机实现的方法可以包括通过操作性地耦接到处理器的系统在目标量子比特处接收交叉谐振脉冲和去耦脉冲两者。交叉谐振脉冲经由控制量子比特传播到目标量子比特。计算机实现的方法可以进一步包括由该系统在控制量子比特处接收状态反转脉冲。计算机实现的方法可以进一步包括由该系统在目标量子比特处接收相位反转的交叉谐振脉冲和相位反转的去耦脉冲两者。相位反转的交叉谐振脉冲经由控制量子比特传播到目标量子比特。
-
公开(公告)号:CN105990415A
公开(公告)日:2016-10-05
申请号:CN201610151526.9
申请日:2016-03-16
Applicant: 国际商业机器公司
IPC: H01L29/775 , H01L21/335 , H01L29/06 , B82Y10/00
CPC classification number: H01L29/78696 , H01L21/0217 , H01L21/02381 , H01L21/02532 , H01L21/30604 , H01L21/324 , H01L29/0673 , H01L29/165 , H01L29/401 , H01L29/42376 , H01L29/42392 , H01L29/66439 , H01L29/66545 , H01L29/66553 , H01L29/66742 , H01L29/775 , H01L29/78618 , B82Y10/00 , H01L29/0676
Abstract: 本申请涉及一种纳米线场效应晶体管(FET)器件及其制造方法。该纳米线FET器件包括第一源极/漏极区和第二源极/漏极区。第一源极/漏极区和第二源极/漏极区中的每一个均在块体半导体衬底的上表面上形成。栅极区被插入第一源极/漏极区和第二源极/漏极区之间,并且直接地位于块体半导体衬底的上表面上。仅仅在栅极区中形成多条纳米线。所述纳米线被悬置于半导体衬底上方并限定纳米线FET器件的栅极沟道。栅极结构包括在栅极区中形成的栅极电极,以使得所述栅极电极接触每条纳米线的整个表面。
-
公开(公告)号:CN102893381A
公开(公告)日:2013-01-23
申请号:CN201180024199.6
申请日:2011-05-31
Applicant: 国际商业机器公司
IPC: H01L21/336 , H01L29/786 , H01L29/06
CPC classification number: H01L29/66628 , B82Y10/00 , H01L21/76897 , H01L29/0665 , H01L29/0669 , H01L29/1606 , H01L29/66742 , H01L29/778 , H01L29/78684 , H01L51/0048 , H01L51/0508
Abstract: 一种形成场效晶体管(FET)的方法,所述方法包括:在衬底上沉积沟道材料,所述沟道材料包括石墨烯或纳米结构中的一种;在所述沟道材料的第一部分之上形成栅极;形成邻近所述栅极的间隔物;在所述沟道材料、栅极和间隔物之上沉积接触材料;在所述接触材料之上沉积介电材料;去除所述介电材料的一部分和所述接触材料的一部分以暴露所述栅极的所述顶部;使所述接触材料凹陷;去除所述介电材料;以及构图所述接触材料,以形成用于所述FET的自对准接触,所述自对准接触位于所述FET的源极区域和漏极区域之上,所述源极区域和所述漏极区域包括所述沟道材料的第二部分。
-
-
-
-
-
-
-
-
-