公开(公告)号：CN101924035A

公开(公告)日：2010-12-22

申请号：CN200910167343.6

申请日：2009-08-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶明熙 ,  林舜武 ,  陈启群 ,  陈嘉仁 ,  陈薏新 ,  陈建豪 ,  赵元舜 ,  黄国宾

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/31 ,  H01L21/8238

CPC classification number: H01L21/28105 ,  H01L21/28123 ,  H01L21/28158 ,  H01L21/31111 ,  H01L21/32139 ,  H01L29/401

Abstract: 本发明提供形成半导体元件及其栅极结构的方法，其包括多种含有高介电常数的栅极介电层的图案化金属栅极结构的形成方法。在一实施例中，可溶硬掩模层可作为图案化金属栅极的掩模单元。通过水或光致抗蚀剂显影液可将可溶硬掩模自基板上移除。在一实施例中，硬掩模层包含高介电常数的介电材料。在另一实施例中，保护层形成于光致抗蚀剂图案下。在剥除光致抗蚀剂的步骤中，保护层可保护基板上的一层或多层结构。与公知技术相较，上述方法改善光致抗蚀剂层的附着力。公知干灰化和/或湿蚀刻等工艺在移除光致抗蚀剂层和/或硬掩模层时，可能损伤金属栅极和/或高介电常数的栅极介电层的问题可通过上述方法改善。

公开(公告)号：CN1464530A

公开(公告)日：2003-12-31

申请号：CN02122345.9

申请日：2002-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈启群 ,  李资良 ,  陈世昌

IPC: H01L21/283 ,  H01L21/285 ,  H01L21/314

Abstract: 一种超薄氮化硅/氧化硅栅极介电层的制造方法，是利用在一硅基材上，先氧化硅基材形成界面氧化层，再沉积氮化硅层在界面氧化层之上，再以等离子体氮化及等离子体氧化上述的氮化硅层。而热氧化硅基材是利用氧气或N2O氧化上述的硅基材，以形成氧化硅层或氮氧化硅层。沉积氮化硅层，则利用快速热化学气相沉积或远程等离子体增强化学气相沉积氮化硅层。等离子体氮化则是利用N2等离子体，等离子体氧化氧化则是利用氧等离子体或N2O等离子体再氧化氮化硅层。所以，本发明的制造方法，不仅降低热预算，提升元件性能，更有效降低介电层中的氢含量，提高了元件的可靠度。

公开(公告)号：CN101667596B

公开(公告)日：2012-04-25

申请号：CN200910170507.0

申请日：2009-09-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李达元 ,  黄建豪 ,  陈启群 ,  林纲正

IPC: H01L29/78 ,  H01L27/092 ,  H01L29/423 ,  H01L21/336 ,  H01L21/8238 ,  H01L21/28

CPC classification number: H01L29/513 ,  H01L21/823828 ,  H01L29/4966 ,  H01L29/518

Abstract: 本发明提供一种半导体元件及其制造方法，该半导体元件包括一半导体基底与形成于半导体基底上的一晶体管。此晶体管具有一栅极结构，包括：一界面层，位于半导体基底上；一高介电常数介电层，位于界面层上；一盖层，位于高介电常数介电层上；以及一多晶硅层，位于盖层上。上述盖层包括氧化硅、氮氧化硅、氮化硅、或前述的组合。本发明可改善临界电压与载流子移动率，可形成高介电常数栅极介电层，使用的材料更适合整合在现有的CMOS工艺，并可以避免高介电常数金属栅极技术的各种问题。

公开(公告)号：CN101752317A

公开(公告)日：2010-06-23

申请号：CN200910222017.0

申请日：2009-11-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李达元 ,  陈建豪 ,  陈启群 ,  叶明熙 ,  李幸睿

IPC: H01L21/8238 ,  H01L21/28

CPC classification number: H01L21/823814 ,  H01L21/823807 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/7848

Abstract: 本发明提供一种制造半导体装置的方法，包括：提供一具有第一区域与第二区域的半导体基底；于该第一区域上形成一第一栅极结构，并于该第二区域上形成一第二栅极结构，该第一、第二栅极结构相应包括一第一、第二虚置介电质与第一、第二虚置栅极；从该第一、第二栅极结构相应移除该第一、第二虚置栅极与第一、第二虚置介电质，借此相应形成一第一、第二沟槽；形成一栅极层和一材料层以填充该第一与第二沟槽，该栅极层包括一高介电常数介电层；移除部分该材料层，使剩余部分保护该栅极层分别位于该第一与第二沟槽底部的一第一部分；移除该栅极层的一第二部分；移除该材料层的剩余部分；以及在该第一、第二沟槽中相应形成一第一、第二金属栅极。

公开(公告)号：CN101677088A

公开(公告)日：2010-03-24

申请号：CN200910173524.X

申请日：2009-09-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶明熙 ,  蔡方文 ,  陈启群

IPC: H01L21/8238 ,  H01L21/28

CPC classification number: H01L21/823842 ,  H01L21/32139 ,  H01L29/517 ,  H01L29/66545

Abstract: 本发明提供一种半导体装置的制造方法，包括：提供一半导体基底，其具有第一栅极堆叠于第一区、第二栅极堆叠于第二区，其各自包含一虚置栅极；从第一栅极堆叠与第二栅极堆叠中去除虚置栅极，以形成一沟槽；形成一金属层填入部分沟槽；形成一氧化层于金属层上，且填满沟槽的其余部分；对氧化层进行第一处理；形成一图案化光致抗蚀剂层于第一区上的氧化层；对第二区上的氧化层进行第二处理；蚀刻第二区上的氧化层；蚀刻第二区上的金属层；去除图案化光致抗蚀剂层；以及，去除第一区上的氧化层。本发明提供的半导体装置的制造方法能够避免在图案化金属层时残留光致抗蚀剂和侧向蚀刻的问题。

公开(公告)号：CN101924035B

公开(公告)日：2013-05-29

申请号：CN200910167343.6

申请日：2009-08-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶明熙 ,  林舜武 ,  陈启群 ,  陈嘉仁 ,  陈薏新 ,  陈建豪 ,  赵元舜 ,  黄国宾

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/31 ,  H01L21/8238

CPC classification number: H01L21/28105 ,  H01L21/28123 ,  H01L21/28158 ,  H01L21/31111 ,  H01L21/32139 ,  H01L29/401

Abstract: 本发明提供形成半导体元件及其栅极结构的方法，其包括多种含有高介电常数的栅极介电层的图案化金属栅极结构的形成方法。在一实施例中，可溶硬掩模层可作为图案化金属栅极的掩模单元。通过水或光致抗蚀剂显影液可将可溶硬掩模自基板上移除。在一实施例中，硬掩模层包含高介电常数的介电材料。在另一实施例中，保护层形成于光致抗蚀剂图案下。在剥除光致抗蚀剂的步骤中，保护层可保护基板上的一层或多层结构。与公知技术相较，上述方法改善光致抗蚀剂层的附着力。公知干灰化和/或湿蚀刻等工艺在移除光致抗蚀剂层和/或硬掩模层时，可能损伤金属栅极和/或高介电常数的栅极介电层的问题可通过上述方法改善。

公开(公告)号：CN101685800B

公开(公告)日：2012-02-01

申请号：CN200910178039.1

申请日：2009-09-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林秉顺 ,  侯永田 ,  陈建豪 ,  陈启群

IPC: H01L21/8238 ,  H01L21/28

Abstract: 本发明提供一种半导体装置的制造方法，包含：提供一具有一第一区域及一第二区域的基材，各自形成一第一栅极堆叠于该第一区域及一第二栅极堆叠该第二区域，该第一栅极堆叠含一第一虚置栅极及该第二栅极堆叠含一第二虚置栅极，移除该第一栅极堆叠中的第一虚置栅极形成一第一沟槽及移除该第二栅极堆叠中的第二虚置栅极形成一第二沟槽，形成一第一金属层于该第一及第二沟槽中，移除在第一沟槽中至少一部分的第一金属层，形成一第二金属层于该第一及第二沟槽的剩余部分，回焊该第二金属层，及进行一化学机械研磨。本发明提供了一种简单又具有经济效益的方法来在后栅极工艺形成对于NMOS及PMOS装置具有适当功函数的金属栅极，能减少成本及简化工艺。

公开(公告)号：CN101667596A

公开(公告)日：2010-03-10

申请号：CN200910170507.0

申请日：2009-09-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李达元 ,  黄建豪 ,  陈启群 ,  林纲正

IPC: H01L29/78 ,  H01L27/092 ,  H01L29/423 ,  H01L21/336 ,  H01L21/8238 ,  H01L21/28

CPC classification number: H01L29/513 ,  H01L21/823828 ,  H01L29/4966 ,  H01L29/518

Abstract: 本发明提供一种半导体元件及其制造方法，该半导体元件包括一半导体基底与形成于半导体基底上的一晶体管。此晶体管具有一栅极结构，包括：一界面层，位于半导体基底上；一高介电常数介电层，位于界面层上；一盖层，位于高介电常数介电层上；以及一多晶硅层，位于盖层上。上述盖层包括氧化硅、氮氧化硅、氮化硅、或前述的组合。本发明可改善临界电压与载流子移动率，可形成高介电常数栅极介电层，使用的材料更适合整合在现有的CMOS工艺，并可以避免高介电常数金属栅极技术的各种问题。

公开(公告)号：CN1195317C

公开(公告)日：2005-03-30

申请号：CN02122345.9

申请日：2002-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈启群 ,  李资良 ,  陈世昌

IPC: H01L21/283 ,  H01L21/285 ,  H01L21/314

Abstract: 一种超薄氮化硅/氧化硅栅极介电层的制造方法，是利用在一硅基材上，先氧化硅基材形成界面氧化层，再沉积氮化硅层在界面氧化层之上，再以等离子体氮化及等离子体氧化上述的氮化硅层。而热氧化硅基材是利用氧气或N2O氧化上述的硅基材，以形成氧化硅层或氮氧化硅层。沉积氮化硅层，则利用快速热化学气相沉积或远程等离子体增强化学气相沉积氮化硅层。等离子体氮化则是利用N2等离子体，等离子体氧化氧化则是利用氧等离子体或N2O等离子体再氧化氮化硅层。所以，本发明的制造方法，不仅降低热预算，提升元件性能，更有效降低介电层中的氢含量，提高了元件的可靠度。

公开(公告)号：CN101740506A

公开(公告)日：2010-06-16

申请号：CN200910210094.4

申请日：2009-11-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶明熙 ,  林舜武 ,  王崇铭 ,  陈启群

IPC: H01L21/82 ,  H01L21/8234 ,  H01L21/8238 ,  H01L21/28

CPC classification number: H01L21/823842 ,  H01L21/823828 ,  H01L21/82385 ,  H01L27/0207 ,  H01L29/66545

Abstract: 本发明公开了一种制造半导体器件的方法。所述方法包括：在半导体衬底上形成第一、第二、第三和第四栅极结构，每个栅极结构具有伪栅极，从所述第一、第二、第三和所述第四栅极结构上除去所述伪栅极，从而分别形成第一、第二、第三和第四沟槽，形成金属层以部分地填充所述第一、第二、第三和第四沟槽，在所述第一、第二和第三沟槽上方形成第一光致抗蚀剂层，蚀刻所述第四沟槽中的部分金属层，除去所述第一光致抗蚀剂层，在所述第二沟槽和所述第三沟槽上方形成第二光致抗蚀剂层，蚀刻所述第一沟槽中的金属层以及所述第四沟槽中剩余部分的金属层，以及除去所述第二光致抗蚀剂层。