-
公开(公告)号:CN102142367A
公开(公告)日:2011-08-03
申请号:CN201010192827.9
申请日:2010-05-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/8238 , G03F7/00
Abstract: 本发明提供集成电路的制造方法,在一实施例中,此方法包括提供基底,于基底之上形成硬掩模层,于硬掩模层之上形成图案化光致抗蚀剂层,使得部分的硬掩模层暴露出来,以干蚀刻工艺移除暴露出来的硬掩模层,使用氮气等离子体灰化与氢气等离子体灰化其中至少一种方式移除图案化光致抗蚀剂层,以及用湿蚀刻工艺移除剩余的硬掩模层。本发明使用含有硅氧烷高分子的硬掩模层可改善间隙填充能力和/或光致抗蚀剂附着力。含有硅氧烷高分子的硬掩模层不需要实施氧气等离子体处理去提升蚀刻选择比,或不需要使用含氟的湿蚀刻溶液,即可以被移除。可以避免高介电常数介电质以及金属栅极受到损坏,避免层间介电层的介电常数降低,和避免层间介电层损失。
-
公开(公告)号:CN108231581A
公开(公告)日:2018-06-29
申请号:CN201710794595.6
申请日:2017-09-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3213 , C09K13/06
Abstract: 本发明以高选择性的湿蚀刻化学品移除多晶硅栅极,而不损伤围绕多晶硅栅极的层状物,其可用于金属栅极置换的整合方法。举例来说,湿蚀刻化学品可包含一或多种碱溶剂,其具有位阻的胺结构;缓冲系统,其包含氢氧化四甲基铵与单乙醇胺;一或多种极性溶剂;与水。
-
公开(公告)号:CN101924035A
公开(公告)日:2010-12-22
申请号:CN200910167343.6
申请日:2009-08-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L21/31 , H01L21/8238
CPC classification number: H01L21/28105 , H01L21/28123 , H01L21/28158 , H01L21/31111 , H01L21/32139 , H01L29/401
Abstract: 本发明提供形成半导体元件及其栅极结构的方法,其包括多种含有高介电常数的栅极介电层的图案化金属栅极结构的形成方法。在一实施例中,可溶硬掩模层可作为图案化金属栅极的掩模单元。通过水或光致抗蚀剂显影液可将可溶硬掩模自基板上移除。在一实施例中,硬掩模层包含高介电常数的介电材料。在另一实施例中,保护层形成于光致抗蚀剂图案下。在剥除光致抗蚀剂的步骤中,保护层可保护基板上的一层或多层结构。与公知技术相较,上述方法改善光致抗蚀剂层的附着力。公知干灰化和/或湿蚀刻等工艺在移除光致抗蚀剂层和/或硬掩模层时,可能损伤金属栅极和/或高介电常数的栅极介电层的问题可通过上述方法改善。
-
公开(公告)号:CN114843223A
公开(公告)日:2022-08-02
申请号:CN202210241304.1
申请日:2022-03-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238
Abstract: 本公开涉及包括背面电源轨的半导体器件及制造方法。公开了一种形成半导体器件的方法以及由该方法形成的半导体器件,该方法包括对衬底执行离子注入并蚀刻衬底。在一个实施例中,一种方法包括在衬底的第一侧形成晶体管;对衬底的与第一侧相反的第二侧执行离子注入;在执行离子注入之后,蚀刻衬底以去除衬底并形成第一凹部;以及在第一凹部中形成电介质层。
-
公开(公告)号:CN101924035B
公开(公告)日:2013-05-29
申请号:CN200910167343.6
申请日:2009-08-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L21/31 , H01L21/8238
CPC classification number: H01L21/28105 , H01L21/28123 , H01L21/28158 , H01L21/31111 , H01L21/32139 , H01L29/401
Abstract: 本发明提供形成半导体元件及其栅极结构的方法,其包括多种含有高介电常数的栅极介电层的图案化金属栅极结构的形成方法。在一实施例中,可溶硬掩模层可作为图案化金属栅极的掩模单元。通过水或光致抗蚀剂显影液可将可溶硬掩模自基板上移除。在一实施例中,硬掩模层包含高介电常数的介电材料。在另一实施例中,保护层形成于光致抗蚀剂图案下。在剥除光致抗蚀剂的步骤中,保护层可保护基板上的一层或多层结构。与公知技术相较,上述方法改善光致抗蚀剂层的附着力。公知干灰化和/或湿蚀刻等工艺在移除光致抗蚀剂层和/或硬掩模层时,可能损伤金属栅极和/或高介电常数的栅极介电层的问题可通过上述方法改善。
-
公开(公告)号:CN102142367B
公开(公告)日:2013-03-13
申请号:CN201010192827.9
申请日:2010-05-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/8238 , G03F7/00
Abstract: 本发明提供集成电路的制造方法,在一实施例中,此方法包括提供基底,于基底之上形成硬掩模层,于硬掩模层之上形成图案化光致抗蚀剂层,使得部分的硬掩模层暴露出来,以干蚀刻工艺移除暴露出来的硬掩模层,使用氮气等离子体灰化与氢气等离子体灰化其中至少一种方式移除图案化光致抗蚀剂层,以及用湿蚀刻工艺移除剩余的硬掩模层。本发明使用含有硅氧烷高分子的硬掩模层可改善间隙填充能力和/或光致抗蚀剂附着力。含有硅氧烷高分子的硬掩模层不需要实施氧气等离子体处理去提升蚀刻选择比,或不需要使用含氟的湿蚀刻溶液,即可以被移除。可以避免高介电常数介电质以及金属栅极受到损坏,避免层间介电层的介电常数降低,和避免层间介电层损失。
-
公开(公告)号:CN101901762A
公开(公告)日:2010-12-01
申请号:CN201010138530.4
申请日:2010-03-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336
CPC classification number: H01L21/02068 , H01L21/823842 , H01L29/495 , H01L29/4966 , H01L29/517 , H01L29/66545
Abstract: 本发明提供了一种用于形成金属栅极晶体管的方法。该方法包括:用第一溶液清洗扩散势垒,第一溶液包括至少一种表面活性剂,第一溶液的表面活性剂的量约为临界胶束浓度(CMC)以上。用第二溶液清洗扩散势垒,第二溶液具有物理力以去除扩散势垒上方的颗粒,其中,第二溶液基本不与扩散势垒互相作用。
-
公开(公告)号:CN110416083A
公开(公告)日:2019-11-05
申请号:CN201910185703.9
申请日:2019-03-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 采用蚀刻剂移除半导体材料。在一些实施例中,将氧化剂添加到蚀刻剂中,以与周围的半导体材料反应并形成保护层。使用保护层有助于避免蚀刻剂中的其它成分造成的损伤。
-
公开(公告)号:CN101740518B
公开(公告)日:2012-12-19
申请号:CN200910226221.X
申请日:2009-11-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L21/28
CPC classification number: H01L21/32134 , H01L21/02071 , H01L21/28035 , H01L21/823828 , H01L21/82385 , H01L27/11 , H01L29/66583
Abstract: 本发明提供一种半导体器件的制造方法。该方法包括通过一个循环从位于衬底上的栅极结构去除硅材料,该循环包括:蚀刻硅材料以去除其一部分,其中,衬底以旋转速率旋转,将清洁剂施加至衬底,并干燥衬底;以及重复该循环,其中,随后循环包括用于使衬底在蚀刻期间旋转的随后旋转速率,并且随后旋转速率不超出先前循环的旋转速率。
-
公开(公告)号:CN101901762B
公开(公告)日:2012-04-04
申请号:CN201010138530.4
申请日:2010-03-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336
CPC classification number: H01L21/02068 , H01L21/823842 , H01L29/495 , H01L29/4966 , H01L29/517 , H01L29/66545
Abstract: 本发明提供了一种用于形成金属栅极晶体管的方法。该方法包括:用第一溶液清洗扩散势垒,第一溶液包括至少一种表面活性剂,第一溶液的表面活性剂的量约为临界胶束浓度(CMC)以上。用第二溶液清洗扩散势垒,第二溶液具有物理力以去除扩散势垒上方的颗粒,其中,第二溶液基本不与扩散势垒互相作用。
-
-
-
-
-
-
-
-
-