集成电路的制造方法
    1.
    发明公开

    公开(公告)号:CN102142367A

    公开(公告)日:2011-08-03

    申请号:CN201010192827.9

    申请日:2010-05-27

    CPC classification number: G03F7/20 H01L21/28

    Abstract: 本发明提供集成电路的制造方法,在一实施例中,此方法包括提供基底,于基底之上形成硬掩模层,于硬掩模层之上形成图案化光致抗蚀剂层,使得部分的硬掩模层暴露出来,以干蚀刻工艺移除暴露出来的硬掩模层,使用氮气等离子体灰化与氢气等离子体灰化其中至少一种方式移除图案化光致抗蚀剂层,以及用湿蚀刻工艺移除剩余的硬掩模层。本发明使用含有硅氧烷高分子的硬掩模层可改善间隙填充能力和/或光致抗蚀剂附着力。含有硅氧烷高分子的硬掩模层不需要实施氧气等离子体处理去提升蚀刻选择比,或不需要使用含氟的湿蚀刻溶液,即可以被移除。可以避免高介电常数介电质以及金属栅极受到损坏,避免层间介电层的介电常数降低,和避免层间介电层损失。

    集成电路的制造方法
    6.
    发明授权

    公开(公告)号:CN102142367B

    公开(公告)日:2013-03-13

    申请号:CN201010192827.9

    申请日:2010-05-27

    CPC classification number: G03F7/20 H01L21/28

    Abstract: 本发明提供集成电路的制造方法,在一实施例中,此方法包括提供基底,于基底之上形成硬掩模层,于硬掩模层之上形成图案化光致抗蚀剂层,使得部分的硬掩模层暴露出来,以干蚀刻工艺移除暴露出来的硬掩模层,使用氮气等离子体灰化与氢气等离子体灰化其中至少一种方式移除图案化光致抗蚀剂层,以及用湿蚀刻工艺移除剩余的硬掩模层。本发明使用含有硅氧烷高分子的硬掩模层可改善间隙填充能力和/或光致抗蚀剂附着力。含有硅氧烷高分子的硬掩模层不需要实施氧气等离子体处理去提升蚀刻选择比,或不需要使用含氟的湿蚀刻溶液,即可以被移除。可以避免高介电常数介电质以及金属栅极受到损坏,避免层间介电层的介电常数降低,和避免层间介电层损失。

Patent Agency Ranking