公开(公告)号：CN114078959A

公开(公告)日：2022-02-22

申请号：CN202111105143.5

申请日：2021-09-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈书涵 ,  李一劭 ,  陈俊纮 ,  徐志安

IPC: H01L29/423 ,  H01L29/06 ,  H01L21/336 ,  H01L29/78

Abstract: 本申请提供了纳米结构晶体管的具有增大的角部厚度的栅极氧化物。一种器件包括半导体纳米结构和氧化物层，该氧化物层包括在半导体纳米结构的顶表面和底表面上的水平部分、在半导体纳米结构的侧壁上的垂直部分、以及在半导体纳米结构的角部上的角部部分。水平部分具有第一厚度。垂直部分具有第二厚度。角部部分具有第三厚度。第二厚度和第三厚度两者都大于第一厚度。高k电介质层围绕氧化物层。栅极电极围绕高k电介质层。

公开(公告)号：CN115732326A

公开(公告)日：2023-03-03

申请号：CN202210806835.0

申请日：2022-07-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李一劭 ,  陈书涵 ,  陈俊纮 ,  徐志安

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/10 ,  H01L29/36 ,  H01L29/78

Abstract: 一种形成纳米结构场效应晶体管(nano‑FET)器件的及其形成方法，该方法包括：形成鳍结构，鳍结构包括鳍和覆盖在鳍上的第一半导体材料和第二半导体材料的交替层；在鳍结构上方形成伪栅极结构；在伪栅极结构的相对侧上的鳍结构上方形成源极/漏极区；去除伪栅极结构，以暴露伪栅极结构下方的第一和第二半导体材料；选择性地去除暴露的第一半导体材料，在选择性去除之后，保留暴露的第二半导体材料以形成纳米结构，其中纳米结构的不同表面具有第二半导体材料的不同的原子密度；在纳米结构周围形成栅极介电层，在纳米结构的不同表面上形成的栅极介电层的厚度基本相同；在栅极介电层周围形成栅电极。

公开(公告)号：CN114520184A

公开(公告)日：2022-05-20

申请号：CN202110270577.4

申请日：2021-03-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高琬贻 ,  李思屏 ,  张哲豪 ,  陈俊纮 ,  卢永诚 ,  徐志安

IPC: H01L21/762 ,  H01L27/088 ,  H01L29/78

Abstract: 本公开涉及半导体器件和方法。在实施例中，一种方法包括：形成从半导体衬底延伸的第一鳍和第二鳍；沿着第一鳍的第一侧壁、第二鳍的第二侧壁和半导体衬底的顶表面沉积衬里层，衬里层由氮浓度在5％至30％的范围内的氮氧化硅形成；在衬里层上沉积填充材料，该填充材料由硅形成；对衬里层和填充材料进行退火，退火将填充材料转换为氧化硅，退火将衬里层的氮浓度降低到1％至5％的范围；以及使衬里层和填充材料凹陷以在第一鳍和第二鳍之间形成隔离区域。

公开(公告)号：CN106558488A

公开(公告)日：2017-04-05

申请号：CN201510860905.0

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈俊纮 ,  张惠政 ,  栾洪发 ,  于雄飞 ,  许家玮

IPC: H01L21/324 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/02255 ,  H01L21/02233 ,  H01L21/02247 ,  H01L21/0226 ,  H01L21/02323 ,  H01L21/02337 ,  H01L23/564 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66795 ,  H01L29/785 ,  H01L21/324 ,  H01L21/28008 ,  H01L29/7855

Abstract: 本发明公开一种半导体装置及其形成方法。在各种实施例中，半导体装置形成方法包括：接收包括通道的半导体基板。气氛调节层形成于通道之上。执行退火工艺以形成位于通道与气氛调节层之间的介面层。本发明内容所应用的气氛调节层，能改良介面层的均匀性及应变松驰。此外，本发明内容提供用于栅极介电层/介面层及介面层/半导体基板介面的一个步骤的钝化工艺，能减少成本。本发明内容提供的方法，能保持工艺期间的低热预算及更小的应变松驰，并适用于诸如含锗及基于第III族-第V族的材料的高电子迁移性通道。

公开(公告)号：CN115148671A

公开(公告)日：2022-10-04

申请号：CN202210292917.8

申请日：2022-03-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林政颐 ,  林民和 ,  陈俊纮 ,  卢永诚

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本公开涉及半导体器件上的电介质层及其形成方法。一种形成半导体器件的方法，包括：在半导体鳍上形成第一层；在第一层上形成掩模，该掩模在半导体鳍的顶部比沿着半导体鳍的侧壁更厚。使用掩模沿着半导体鳍的侧壁减薄第一层。在半导体鳍上形成第二层，该第二层覆盖掩模和第一层。在半导体鳍上形成虚设栅极层，并且对该虚设栅极层进行图案化以暴露出半导体鳍的顶表面。

公开(公告)号：CN106558488B

公开(公告)日：2019-07-16

申请号：CN201510860905.0

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈俊纮 ,  张惠政 ,  栾洪发 ,  于雄飞 ,  许家玮

IPC: H01L21/324 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/02255 ,  H01L21/02233 ,  H01L21/02247 ,  H01L21/0226 ,  H01L21/02323 ,  H01L21/02337 ,  H01L23/564 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明公开一种半导体装置及其形成方法。在各种实施例中，半导体装置形成方法包括：接收包括通道的半导体基板。气氛调节层形成于通道之上。执行退火工艺以形成位于通道与气氛调节层之间的介面层。本发明内容所应用的气氛调节层，能改良介面层的均匀性及应变松驰。此外，本发明内容提供用于栅极介电层/介面层及介面层/半导体基板介面的一个步骤的钝化工艺，能减少成本。本发明内容提供的方法，能保持工艺期间的低热预算及更小的应变松驰，并适用于诸如含锗及基于第III族‑第V族的材料的高电子迁移性通道。

公开(公告)号：CN106653588A

公开(公告)日：2017-05-10

申请号：CN201610947634.7

申请日：2016-10-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈俊纮 ,  刘维恩 ,  陈亮吟 ,  于雄飞 ,  张惠政

IPC: H01L21/28

CPC classification number: H01L29/4966 ,  H01L21/28088 ,  H01L21/324 ,  H01L29/0847 ,  H01L29/42372 ,  H01L29/42376 ,  H01L29/513 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/78 ,  H01L21/28017 ,  H01L21/28185

Abstract: 制造半导体装置中的栅极结构的方法，包括在半导体基板上方形成栅极介电层。在栅极介电层上方形成覆盖层。利用第一氢等离子处理覆盖层以形成第一经处理覆盖层。在第一经处理覆盖层上方形成栅电极。方法可进一步包括利用氮等离子处理处理第一经处理覆盖层。

公开(公告)号：CN113192889B

公开(公告)日：2025-02-11

申请号：CN202010748996.X

申请日：2020-07-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈书涵 ,  陈宗儒 ,  陈俊纮 ,  徐志安

IPC: H10D84/03 ,  H10D84/85 ,  H10D62/10 ,  B82Y10/00 ,  B82Y40/00

Abstract: 本公开涉及半导体器件及方法。在一个实施例中，一种结构包括：纳米结构；外延源极/漏极区域，与纳米结构相邻；栅极电介质，围绕纳米结构；栅极电极，位于栅极电介质之上，该栅极电极具有上部部分和下部部分，该上部部分的第一宽度在远离纳米结构的顶表面延伸的第一方向上连续增加，该下部部分的第二宽度沿第一方向是恒定的；以及栅极间隔件，位于栅极电介质和外延源极/漏极区域之间。

公开(公告)号：CN115881794A

公开(公告)日：2023-03-31

申请号：CN202211055293.4

申请日：2022-08-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宗儒 ,  陈书涵 ,  陈俊纮 ,  徐志安

IPC: H01L29/423 ,  H01L29/51 ,  H01L29/78 ,  H01L21/336

Abstract: 一种方法包括在晶圆上形成伪栅极氧化物，并且伪栅极氧化物形成在晶圆中的突出半导体鳍的侧壁和顶面上。伪栅极氧化物的形成可以包括沉积室中的等离子体增强化学气相沉积(PECVD)工艺，并且PECVD工艺包括将射频(RF)功率施加至晶圆下方的导电板。该方法还包括在伪栅极氧化物上方形成伪栅电极，去除伪栅电极和伪栅极氧化物以在相对的栅极间隔件之间形成沟槽，以及在沟槽中形成替换栅极。本申请的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN115842039A

公开(公告)日：2023-03-24

申请号：CN202210853679.3

申请日：2022-07-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林育如 ,  陈书涵 ,  陈俊纮 ,  徐志安

IPC: H01L29/06 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336

Abstract: 用于形成半导体器件结构的方法包括：形成堆叠在衬底上方的交替的第一半导体层和第二半导体层。方法也包括：蚀刻第一半导体层和第二半导体层以形成鳍结构。方法也包括：氧化第一半导体层以形成第一半导体层的第一氧化部分；以及氧化第二半导体层以形成第二半导体层的第二氧化部分。方法也包括：去除第二半导体层的侧壁上方的氧化物。在去除第二氧化部分之后，第二半导体层的上层窄于第二半导体层的下层。方法也包括：去除第一半导体层以在第二半导体层之间形成栅极开口。方法也包括：在栅极开口中形成栅极结构。本申请的实施例还涉及半导体器件结构。