-
公开(公告)号：CN101383333B
公开(公告)日：2012-11-14
申请号：CN200710193653.6
申请日：2007-11-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L23/49 , H01L23/485
CPC classification number: H01L24/06 , H01L23/5286 , H01L24/45 , H01L24/48 , H01L24/49 , H01L2224/04042 , H01L2224/05553 , H01L2224/05554 , H01L2224/05624 , H01L2224/05644 , H01L2224/32145 , H01L2224/45015 , H01L2224/45124 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48145 , H01L2224/48624 , H01L2224/48644 , H01L2224/48724 , H01L2224/48844 , H01L2224/4903 , H01L2224/49051 , H01L2224/49171 , H01L2224/49175 , H01L2224/49431 , H01L2924/00014 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01079 , H01L2924/01082 , H01L2924/14 , H01L2924/20751 , H01L2924/00 , H01L2224/48824 , H01L2224/48744 , H01L2224/45099 , H01L2924/00015 , H01L2924/00012
Abstract: 本发明提供一种半导体封装，包括：芯片，设置于基板上；多个焊线，每一焊线连接基板上的接垫与芯片上的焊垫。多个焊线包括：信号线，连接基板上的信号接垫与芯片上的信号焊垫，信号线具有第一厚度；接地线，连接基板上的接地接垫与芯片上的接地焊垫，接地线具有第二厚度；以及电源线，连接基板上的电源接垫与芯片上的电源焊垫，电源线具有第二厚度；其中第二厚度大于第一厚度，其中该信号接垫沿着该芯片的周围设置，且该接地接垫与该电源接垫沿着该信号接垫的周围与其异行交错设置。本发明能够在固定的面积提供更多数量的I/O垫，从而在不牺牲元件电特性与功能为前提下，提供更紧密的封装体。
-
公开(公告)号：CN101383333A
公开(公告)日：2009-03-11
申请号：CN200710193653.6
申请日：2007-11-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L23/49 , H01L23/485
CPC classification number: H01L24/06 , H01L23/5286 , H01L24/45 , H01L24/48 , H01L24/49 , H01L2224/04042 , H01L2224/05553 , H01L2224/05554 , H01L2224/05624 , H01L2224/05644 , H01L2224/32145 , H01L2224/45015 , H01L2224/45124 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48145 , H01L2224/48624 , H01L2224/48644 , H01L2224/48724 , H01L2224/48844 , H01L2224/4903 , H01L2224/49051 , H01L2224/49171 , H01L2224/49175 , H01L2224/49431 , H01L2924/00014 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01079 , H01L2924/01082 , H01L2924/14 , H01L2924/20751 , H01L2924/00 , H01L2224/48824 , H01L2224/48744 , H01L2224/45099 , H01L2924/00015 , H01L2924/00012
Abstract: 本发明提供一种半导体封装，包括：芯片，设置于基板上；多个焊线，每一焊线连接基板上的接垫与芯片上的焊垫。多个焊线包括：信号线，连接基板上的信号接垫与芯片上的信号焊垫，信号线具有第一厚度；接地线，连接基板上的接地接垫与芯片上的接地焊垫，接地线具有第二厚度；以及电源线，连接基板上的电源接垫与芯片上的电源焊垫，电源线具有第二厚度；其中第二厚度大于第一厚度。本发明能够在固定的面积提供更多数量的I/O垫，从而在不牺牲元件电特性与功能为前提下，提供更紧密的封装体。
-
公开(公告)号：CN101286498B
公开(公告)日：2011-04-06
申请号：CN200710142786.0
申请日：2007-08-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544
CPC classification number: H01L22/34 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体结构及半导体晶圆，上述半导体芯片包括：第一半导体芯片；切割道，邻接于该第一半导体芯片；导电图案，位于该切割道上，且露出于该切割道的表面，其中该导电图案具有面对该第一半导体芯片的第一边缘；切口路径，位于该切割道之中；以及第一切痕，位于该导电图案之中，其中该第一切痕由该第一边缘延伸至该切口路径。本发明的优点之一为能够减少工艺控制监视垫残留物并降低短路的可能性。
-
公开(公告)号：CN101150094B
公开(公告)日：2011-02-02
申请号：CN200710088724.6
申请日：2007-03-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/00 , H01L23/544
CPC classification number: H01L21/78 , H01L21/782 , H01L21/784 , H01L21/786 , H01L22/10 , H01L22/34 , H01L2924/0002 , H01L2924/00
Abstract: 为解决测试垫剥离问题，本发明提供一种半导体晶圆结构，包括多个晶粒。第一切割线沿第一方向延伸，第二切割线沿第二方向延伸且与该第一切割线交叉，其中该第一切割线与该第二切割线具有交叉区域。第一测试线形成于该第一切割线中，其中该第一测试线越过该交叉区域。多个第一测试垫形成于该第一测试线中，其中所述第一测试垫仅形成于未被占用的区域的外侧，该未被占用的区域实质上定义于该交叉区域中。本发明可显著减少低介电常数材料的剥离问题，并且不仅给测试线提供了设置上的较大弹性，还可增加测试线的长度及测试线中测试垫的数目，此外，还可在各晶圆中制造出更多的晶粒。
-
公开(公告)号：CN101246859A
公开(公告)日：2008-08-20
申请号：CN200710136892.8
申请日：2007-07-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/00 , H01L23/482 , H01L23/544
CPC classification number: H01L23/585 , H01L22/34 , H01L24/11 , H01L2224/0554 , H01L2224/05548 , H01L2224/05573 , H01L2224/05624 , H01L2224/05639 , H01L2224/05647 , H01L2224/05684 , H01L2224/45147 , H01L2224/48091 , H01L2924/00014 , H01L2924/14 , H01L2924/00 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
Abstract: 本发明公开一种半导体结构，包括与半导体芯片的边缘相邻的串状链。上述串状链包括：多个水平金属线，分布于多个金属化层中，其中上述水平金属线为串联的状态；多个连接垫，位于同一层中，上述连接垫电性连接上述水平金属线，其中上述连接垫在结构上互相隔离；多个垂直导线，每一个垂直导线将上述连接垫的其中之一连接至上述水平金属线的其中之一，其中上述连接垫的其中之一与上述水平金属线的其中之一是经由上述垂直导线的仅仅其中之一来连接的；以及密封环，与上述串状链相邻，且不与上述串状链电性连接。本发明能够可靠地判断切割工艺之后的芯片品质。
-
Patent Agency Ranking
公开(公告)号：CN101425483B
公开(公告)日：2011-11-30
申请号：CN200810086301.5
申请日：2008-03-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/00
CPC classification number: H01L23/562 , H01L23/585 , H01L2924/0002 , H01L2924/00
Abstract: 一种集成电路结构包括一下介电层；一上介电层于该下介电层之上；以及一密封环。密封环包括一上金属线于该上介电层中；一连续导孔条于该第一上金属线之下且与其邻接，其中该连续导孔条的宽度大于该上金属线宽度的约70％；一下金属线于该下介电层中；以及一导孔条于该下金属线之下且与其邻接。该导孔的宽度实质上小于该下金属线的宽度的一半。
-
公开(公告)号：CN101261979B
公开(公告)日：2010-08-25
申请号：CN200710180146.9
申请日：2007-10-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/525
CPC classification number: H01L23/5256 , H01L2924/0002 , H01L2924/00
Abstract: 一种集成电路结构，包括一半导体底材、一介电层、一金属熔丝、一无功能样品图案及一金属线。该介电层成形于该半导体底材上。该金属熔丝成形于该介电层中。该无功能样品图案邻接于该金属熔丝。该金属线成形于该介电层中。该金属熔丝的厚度小于该金属线的厚度。
-
公开(公告)号：CN100547769C
公开(公告)日：2009-10-07
申请号：CN200710136892.8
申请日：2007-07-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/00 , H01L23/482 , H01L23/544
CPC classification number: H01L23/585 , H01L22/34 , H01L24/11 , H01L2224/0554 , H01L2224/05548 , H01L2224/05573 , H01L2224/05624 , H01L2224/05639 , H01L2224/05647 , H01L2224/05684 , H01L2224/45147 , H01L2224/48091 , H01L2924/00014 , H01L2924/14 , H01L2924/00 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
Abstract: 本发明公开一种半导体结构，包括与半导体芯片的边缘相邻的串状链。上述串状链包括：多个水平金属线，分布于多个金属化层中，其中上述水平金属线为串联的状态；多个连接垫，位于同一层中，上述连接垫电性连接上述水平金属线，其中上述连接垫在结构上互相隔离；多个垂直导线，每一个垂直导线将上述连接垫的其中之一连接至上述水平金属线的其中之一，其中上述连接垫的其中之一与上述水平金属线的其中之一是经由上述垂直导线的仅仅其中之一来连接的；以及密封环，与上述串状链相邻，且不与上述串状链电性连接。本发明能够可靠地判断切割工艺之后的芯片品质。
-
公开(公告)号：CN101425483A
公开(公告)日：2009-05-06
申请号：CN200810086301.5
申请日：2008-03-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/00
CPC classification number: H01L23/562 , H01L23/585 , H01L2924/0002 , H01L2924/00
Abstract: 一种集成电路结构包括一下介电层；一上介电层于该下介电层之上；以及一密封环。密封环包括一上金属线于该上介电层中；一连续导孔条于该第一上金属线之下且与其邻接，其中该连续导孔条的宽度大于该上金属线宽度的约70％；一下金属线于该下介电层中；以及一导孔条于该下金属线之下且与其邻接。该导孔的宽度实质上小于该下金属线的宽度的一半。
-
公开(公告)号：CN101286498A
公开(公告)日：2008-10-15
申请号：CN200710142786.0
申请日：2007-08-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544
CPC classification number: H01L22/34 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体结构及半导体晶圆，上述半导体芯片包括：第一半导体芯片；切割道，邻接于该第一半导体芯片；导电图案，位于该切割道上，且露出于该切割道的表面，其中该导电图案具有面对该第一半导体芯片的第一边缘；切口路径，位于该切割道之中；以及第一切痕，位于该导电图案之中，其中该第一切痕由该第一边缘延伸至该切口路径。本发明的优点之一为能够减少工艺控制监视垫残留物并降低短路的可能性。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.03 seconds)
