公开(公告)号：CN107808823A

公开(公告)日：2018-03-16

申请号：CN201710610900.1

申请日：2017-07-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑智远 ,  巫俊昌 ,  杨舜升 ,  郭景森 ,  许峰嘉 ,  陈俊璋

IPC: H01L21/3213

CPC classification number: H01L21/765 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/0886 ,  H01L29/0619 ,  H01L21/32139 ,  H01L21/32131 ,  H01L21/32132 ,  H01L21/32133

Abstract: 一种方法包括在具有彼此相邻的第一区和第二区的衬底上形成图案化的层。图案化的层包括位于第一区中的第一部件。第二区不含图案化的层。该方法还包括在图案化的层和衬底上形成材料层；形成设置在第二区中并且围绕第一部件的第一保护环；在材料层上方形成可流动的材料(FM)层；在FM层上方形成图案化的光刻胶层，其中，图案化的光刻胶层包括多个开口；并且将多个开口转印至材料层。本发明实施例涉及半导体结构及其形成方法，具体地涉及平坦化膜的方法。

公开(公告)号：CN109742075A

公开(公告)日：2019-05-10

申请号：CN201810239023.6

申请日：2018-03-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 巫俊昌 ,  郑智远 ,  陈思帆 ,  杨舜升 ,  张玮玲 ,  郭景森 ,  许峰嘉 ,  陈俊璋

IPC: H01L27/115 ,  H01L27/112 ,  H01L21/31

Abstract: 提供具有第一区域和第二区域的晶圆。第一形貌变化存在于第一区域和第二区域之间。在晶圆的第一区域上方和第二区域上方形成第一层。图案化第一层。图案化的第一层导致第二形貌变化存在于第一区域和第二区域之间。第二形貌变化比第一形貌变化更平滑。第二层形成在第一区域和第二区域上方。第二层的至少部分形成在图案化的第一层上方。本发明实施例涉及一种制造半导体器件的方法。

公开(公告)号：CN107623005A

公开(公告)日：2018-01-23

申请号：CN201710566906.3

申请日：2017-07-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曹淳凯 ,  施宏霖 ,  刘珀玮 ,  杨舜升 ,  黄文铎 ,  才永轩 ,  杨世匡

IPC: H01L27/11526

Abstract: 一种半导体器件包括非易失性存储器和逻辑电路。所述非易失性存储器包括堆叠结构，该堆叠结构包括自衬底顺序堆叠的第一绝缘层、浮置栅极、第二绝缘层、控制栅极和第三绝缘层；擦除栅极线；以及字线。所述逻辑电路包括场效应晶体管，该场效应晶体管包括栅电极。所述字线包括突起，并且所述突起自所述衬底的高度高于所述擦除栅极线自所述衬底的高度。所述字线和所述栅电极由多晶硅形成。本发明还提供了半导体器件的制造方法。

公开(公告)号：CN103681252A

公开(公告)日：2014-03-26

申请号：CN201210553745.1

申请日：2012-12-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈俊璋 ,  杨舜升 ,  吴权陵 ,  莫忘本 ,  谢弘璋

IPC: H01L21/027

CPC classification number: H01L21/0332

Abstract: 本发明公开了一种制成半导体集成电路(IC)的方法。该方法包括提供具有彼此相邻的两个不同构型的区域的衬底。在衬底的上方沉积阶梯成形材料(SFM)。在两个区域中的低构型的区域中形成图案化的SFM。图案化SFM的形成提供穿过衬底的很平的表面。

公开(公告)号：CN109742075B

公开(公告)日：2021-12-31

申请号：CN201810239023.6

申请日：2018-03-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 巫俊昌 ,  郑智远 ,  陈思帆 ,  杨舜升 ,  张玮玲 ,  郭景森 ,  许峰嘉 ,  陈俊璋

IPC: H01L27/115 ,  H01L27/112 ,  H01L21/31

Abstract: 提供具有第一区域和第二区域的晶圆。第一形貌变化存在于第一区域和第二区域之间。在晶圆的第一区域上方和第二区域上方形成第一层。图案化第一层。图案化的第一层导致第二形貌变化存在于第一区域和第二区域之间。第二形貌变化比第一形貌变化更平滑。第二层形成在第一区域和第二区域上方。第二层的至少部分形成在图案化的第一层上方。本发明实施例涉及一种制造半导体器件的方法。

公开(公告)号：CN107623005B

公开(公告)日：2020-11-13

申请号：CN201710566906.3

申请日：2017-07-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曹淳凯 ,  施宏霖 ,  刘珀玮 ,  杨舜升 ,  黄文铎 ,  才永轩 ,  杨世匡

IPC: H01L27/11526

Abstract: 一种半导体器件包括非易失性存储器和逻辑电路。所述非易失性存储器包括堆叠结构，该堆叠结构包括自衬底顺序堆叠的第一绝缘层、浮置栅极、第二绝缘层、控制栅极和第三绝缘层；擦除栅极线；以及字线。所述逻辑电路包括场效应晶体管，该场效应晶体管包括栅电极。所述字线包括突起，并且所述突起自所述衬底的高度高于所述擦除栅极线自所述衬底的高度。所述字线和所述栅电极由多晶硅形成。本发明还提供了半导体器件的制造方法。