-
公开(公告)号：CN114823687A
公开(公告)日：2022-07-29
申请号：CN202210198687.9
申请日：2022-03-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11524 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11575 , H01L27/11582
Abstract: 本公开提出一种存储器装置。存储器装置包括栅极电极层以及放置于基板上方的互连层的堆叠。放置在基板上方的第一存储器单元包括垂直延伸穿过栅极电极层的堆叠的第一源极/漏极导线以及第二源极/漏极导线。通道层以及存储器层放置在第一源极/漏极导线以及第二源极/漏极导线的外侧壁上。第一阻挡结构放置在第一源极/漏极导线以及第二源极/漏极导线之间。第一保护衬层将第一阻挡结构与第一源极/漏极以及第二源极/漏极导线的每一个分开。第二阻挡结构放置在第一源极/漏极导线的相异侧上，且利用第二保护衬层而与第一源极/漏极导线间隔开。
-
公开(公告)号：CN113380822B
公开(公告)日：2024-12-27
申请号：CN202110409893.5
申请日：2021-04-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 存储器单元包括与字线接触的铁电(FE)材料；以及与源极线和位线接触的氧化物半导体(OS)层，其中FE材料设置在OS层和字线之间。OS层包括：与FE材料相邻的第一区域，第一区域具有第一浓度的半导体元素；与源极线相邻的第二区域，第二区域具有第二浓度的半导体元素；以及位于第一区域和第二区域之间的第三区域，第三区域具有第三浓度的半导体元素，第三浓度大于第二浓度并且小于第一浓度。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113540114B
公开(公告)日：2024-11-12
申请号：CN202110241841.1
申请日：2021-03-04
Applicant: 台湾积体电路制造股份有限公司
Abstract: 存储器单元包括位于半导体衬底上方的薄膜晶体管。薄膜晶体管包括接触字线的存储器膜；以及接触源极线和位线的氧化物半导体(OS)层，其中，存储器膜设置在OS层和字线之间；以及将源极线和位线分隔开的介电材料。介电材料与OS层形成界面。介电材料包括氢，并且在介电材料和OS层之间的界面处的氢浓度不超过3原子百分比(at％)。本申请的实施例提供了存储器单元、存储器件及其形成方法。
-
公开(公告)号：CN115568223A
公开(公告)日：2023-01-03
申请号：CN202210219559.8
申请日：2022-03-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B43/30 , H01L23/538
Abstract: 本发明实施例涉及半导体结构及其形成方法。一种关于半导体结构及其形成的方法包含：形成多个存储器单元，其包含：衬底上的多条第一导线、耦合导线的电荷捕获层、与电荷捕获层相邻设置的通道层、及设置于通道层之间的多个第一填充区域；蚀刻第一填充区域以形成第一沟槽；在电荷捕获层和通道层的上表面以及第一沟槽的侧壁上沉积衬层；在第一沟槽中形成第二填充区域；图案化第二填充区域以形成第二沟槽；在每一个第二沟槽中沉积分隔区域；及去除衬层以暴露电荷捕获层和通道层。
-
公开(公告)号：CN113540116A
公开(公告)日：2021-10-22
申请号：CN202110513298.6
申请日：2021-05-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11587 , H01L27/1159 , H01L27/11597
Abstract: 存储器单元包括位于半导体衬底上方的薄膜晶体管，该薄膜晶体管包括：接触字线的存储器膜；以及接触源极线和位线的氧化物半导体(OS)层，其中，存储器膜设置在OS层和字线之间，其中，源极线和位线均包括接触OS层的第一导电材料，以及其中第一导电材料具有小于4.6的功函数。存储器单元还包括将源极线和位线隔开的电介质材料。本发明的实施例还公开了存储器器件及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN113380822A
公开(公告)日：2021-09-10
申请号：CN202110409893.5
申请日：2021-04-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11587 , H01L27/1159 , H01L27/11597
Abstract: 存储器单元包括与字线接触的铁电(FE)材料；以及与源极线和位线接触的氧化物半导体(OS)层，其中FE材料设置在OS层和字线之间。OS层包括：与FE材料相邻的第一区域，第一区域具有第一浓度的半导体元素；与源极线相邻的第二区域，第二区域具有第二浓度的半导体元素；以及位于第一区域和第二区域之间的第三区域，第三区域具有第三浓度的半导体元素，第三浓度大于第二浓度并且小于第一浓度。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113540114A
公开(公告)日：2021-10-22
申请号：CN202110241841.1
申请日：2021-03-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11585 , H01L27/1159
Abstract: 存储器单元包括位于半导体衬底上方的薄膜晶体管。薄膜晶体管包括接触字线的存储器膜；以及接触源极线和位线的氧化物半导体(OS)层，其中，存储器膜设置在OS层和字线之间；以及将源极线和位线分隔开的介电材料。介电材料与OS层形成界面。介电材料包括氢，并且在介电材料和OS层之间的界面处的氢浓度不超过3原子百分比(at％)。本申请的实施例提供了存储器单元、存储器件及其形成方法。
-
公开(公告)号：CN113284908A
公开(公告)日：2021-08-20
申请号：CN202110513076.4
申请日：2021-05-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11587 , H01L27/1159 , H01L27/11597
Abstract: 本发明实施例的一种存储器器件包括多层堆叠、沟道层、存储器材料层及至少三个导电柱。多层堆叠设置在衬底上且包括交替堆叠的多个导电层及多个介电层。沟道层穿透过所述多个导电层及所述多个介电层。存储器材料层设置在沟道层与所述多个导电层及所述多个介电层中的每一者之间。导电柱由沟道层及存储器材料层环绕，其中所述至少三个导电柱分别电连接到导电线。
-
公开(公告)号：CN119789492A
公开(公告)日：2025-04-08
申请号：CN202411852685.2
申请日：2024-12-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的各个实施例涉及具有氢吸收层的薄膜晶体管(TFT)及其形成方法。TFT包括堆叠的半导体沟道、栅电极和栅极介电层，其中栅极介电层将栅电极与半导体沟道分隔开。第一源极/漏极电极和第二源极/漏极电极分别位于半导体沟道的不同部分上。此外，氢吸收层与栅电极、第一源极/漏极电极、第二源极/漏极电极或它们的组合相邻。氢吸收层捕获氢和其它游离粒子而使它们不与TFT的半导体材料相互作用，以防止性能和可靠性降低。本申请的实施例还涉及包括半导体器件的集成电路、半导体器件及其形成方法。
-
公开(公告)号：CN113488541B
公开(公告)日：2024-09-03
申请号：CN202110678836.7
申请日：2021-06-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请的实施例提供了一种半导体器件，包含介电层、导电层、电极层和氧化物半导体层。介电层具有第一表面和与第一表面相对的第二表面。导电层设置在介电层的第一表面上。电极层设置在介电层的第二表面上。氧化物半导体层设置在介电层的第二表面和电极层之间，其中，氧化物半导体层包括由公式1(InxSnyTizMmOn)表示的材料。在公式1中，0
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.031 seconds)
