公开(公告)号：CN115568223A

公开(公告)日：2023-01-03

申请号：CN202210219559.8

申请日：2022-03-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江昱维 ,  赖升志 ,  蒋国璋 ,  孙宏彰 ,  杨子庆 ,  杨丰诚 ,  林仲德

IPC: H10B43/30 ,  H01L23/538

Abstract: 本发明实施例涉及半导体结构及其形成方法。一种关于半导体结构及其形成的方法包含：形成多个存储器单元，其包含：衬底上的多条第一导线、耦合导线的电荷捕获层、与电荷捕获层相邻设置的通道层、及设置于通道层之间的多个第一填充区域；蚀刻第一填充区域以形成第一沟槽；在电荷捕获层和通道层的上表面以及第一沟槽的侧壁上沉积衬层；在第一沟槽中形成第二填充区域；图案化第二填充区域以形成第二沟槽；在每一个第二沟槽中沉积分隔区域；及去除衬层以暴露电荷捕获层和通道层。

公开(公告)号：CN113451324A

公开(公告)日：2021-09-28

申请号：CN202110649105.X

申请日：2021-06-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨子庆 ,  孙宏彰 ,  赖升志 ,  江昱维 ,  蒋国璋

IPC: H01L27/11565 ,  H01L27/11568 ,  H01L27/11582 ,  H01L27/11587 ,  H01L27/1159 ,  H01L27/11597

Abstract: 一种三维存储单元阵列包括垂直堆叠的多个第一导电线、垂直堆叠的多个第二导电线、及第一和多个第二台阶梯段。多个第一导电线及多个第二导电线沿着第一方向延伸。多个第二导电线设置在沿着第二方向距多个第一导电线一距离处。第一方向与第二方向正交。沿着第一方向，第一梯段设置在多个第一导电线的相对的端处且第二梯段设置在多个第二导电线的相对的端处。第一梯段及第二梯段包括沿着第一方向交替设置的多个着陆焊盘与多个连接线。沿着第二方向，多个着陆焊盘比多个连接线宽。沿着第二方向，第一梯段的多个着陆焊盘面对第二梯段的多个连接线且第二梯段的多个着陆焊盘面对第一梯段的多个连接线。

公开(公告)号：CN114709221A

公开(公告)日：2022-07-05

申请号：CN202210046067.3

申请日：2022-01-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 孙宏彰 ,  赖升志 ,  吴承润 ,  江昱维 ,  杨丰诚 ,  林仲德

IPC: H01L27/1159 ,  H01L27/11585

Abstract: 本公开涉及半导体存储器结构及其形成方法。一种半导体存储器结构包括铁电层和形成在该铁电层之上的沟道层。该结构还包括形成在沟道层之上的源极结构和漏极结构。该结构还包括形成在源极结构和漏极结构之间的第一隔离结构。源极结构在帽盖层之上朝向漏极结构延伸。

公开(公告)号：CN113594170A

公开(公告)日：2021-11-02

申请号：CN202110866757.9

申请日：2021-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江昱维 ,  孙宏彰 ,  赖升志 ,  蒋国璋 ,  杨子庆

IPC: H01L27/11565 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/11587 ,  H01L27/1159 ,  H01L27/11597

Abstract: 一种存储器装置包括晶体管结构及存储器弧形壁结构。存储器弧形壁结构嵌置在晶体管结构中。晶体管结构包括介电柱、源极电极及漏极电极、闸极电极层及沟道壁结构。源极电极与漏极电极位于介电柱的相对的侧边上。闸极电极层围绕介电柱、源极电极及漏极电极。沟道壁结构从源极电极延伸到漏极电极且环绕介电柱。沟道壁结构设置在闸极电极层与源极电极之间、闸极电极层与漏极电极之间以及闸极电极层与介电柱之间。存储器弧形壁结构在所述沟道壁结构上延伸并贯穿所述沟道壁结构。

公开(公告)号：CN113451323A

公开(公告)日：2021-09-28

申请号：CN202110641127.1

申请日：2021-06-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江昱维 ,  孙宏彰 ,  蒋国璋 ,  赖升志 ,  杨子庆

IPC: H01L27/11565 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/11587 ,  H01L27/1159 ,  H01L27/11597

Abstract: 一种存储器件包括衬底、字线层、绝缘层及存储单元。字线层堆叠在衬底上方。绝缘层分别与字线层交替地堆叠在衬底上方。存储单元与衬底的主表面垂直地沿着字线层与绝缘层的堆叠方向分布。每一存储单元包括源极线电极及位线电极、第一氧化物半导体层及第二氧化物半导体层。第一氧化物半导体层被字线层中的一者、源极线电极及位线电极在外围环绕。第二氧化物半导体层设置在字线层中的所述一者与第一氧化物半导体层之间。

公开(公告)号：CN113327929A

公开(公告)日：2021-08-31

申请号：CN202110606344.7

申请日：2021-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 孙宏彰 ,  江昱维 ,  杨子庆 ,  蒋国璋 ,  赖升志

IPC: H01L27/11568 ,  H01L27/11582

Abstract: 一种存储器器件，包括第一多层堆叠、沟道层、电荷存储层、第一导电柱以及第二导电柱。第一多层堆叠设置在衬底上且包括交替堆叠的多个第一导电层与多个第一介电层。沟道层穿过多个第一导电层及多个第一介电层，其中沟道层包括彼此隔开的第一沟道部与第二沟道部。电荷存储层设置在多个第一导电层与沟道层之间。第一导电柱设置在第一沟道部的一个端部与第二沟道部的一个端部之间。第二导电柱设置在第一沟道部的另一端部与第二沟道部的另一端部之间。