-
-
公开(公告)号：CN110943736A
公开(公告)日：2020-03-31
申请号：CN201910887656.2
申请日：2019-09-19
申请人： 台湾积体电路制造股份有限公司
摘要： 本发明公开一种相位偏差产生器。在一些实施例中，相位偏差产生器包括：电荷泵，具有第一运行模式及第二运行模式，其中第一运行模式在第一时间周期期间提供第一电流路径，且第二运行模式在第一时间周期之后的第二时间周期期间提供第二电流路径；采样及保持电路，耦合到电容器，且被配置以在预定时间对电容器的电压电平进行采样且在第二时间周期之后的第三时间周期期间提供输出电压；以及压控延迟线，耦合到采样及保持电路，且具有M个延迟线级，所述M个延迟线级各自被配置以输出相对于前一或后一信号具有相位偏差偏移量的信号。
-
公开(公告)号：CN108123712A
公开(公告)日：2018-06-05
申请号：CN201711046545.6
申请日：2017-10-31
申请人： 台湾积体电路制造股份有限公司
CPC分类号： H03L7/0991 , H03L7/085 , H03L7/087 , H03L7/0995 , H03L7/113 , H03L7/183 , H03L2207/06
摘要： 本发明提供了一种混合锁相环(PLL)器件，该混合锁相环(PLL)器件结合了数字控制环路和模拟控制环路的优势。例如，混合PLL包括接收混合PLL的输入参考信号和输出信号并生成数字调节字的数字控制环路。混合PLL还包括接收混合PLL的输入参考信号和输出信号并生成输出电压的模拟控制环路。混合PLL还包括混合振荡器。在混合PLL的频率跟踪运行模式期间，数字控制环路的振荡控制器使用数字调节字控制混合振荡器并禁用模拟控制环路。在混合PLL的相位跟踪运行模式期间，振荡控制器使能模拟控制环路以控制混合振荡器。本发明还提供了一种混合锁相环器件的运行方法。
-
公开(公告)号：CN107450010A
公开(公告)日：2017-12-08
申请号：CN201710214288.6
申请日：2017-04-01
申请人： 台湾积体电路制造股份有限公司
IPC分类号： G01R31/28
CPC分类号： G01R31/2874 , G01R31/2855 , G01R31/2858 , H03K3/0315 , H03K19/20 , G01R31/2891
摘要： 公开了一种IC退化传感器。所述IC退化管理传感器包括在环形振荡器结构中电连接的奇数个第一逻辑门，每个第一逻辑门都具有输入和输出。每个第一逻辑门进一步包括第一PMOS晶体管、第一NMOS晶体管并且第二逻辑门具有输入和输出。所述第二逻辑门的输入是所述第一逻辑门的输入，所述第一PMOS晶体管和所述第一NMOS晶体管的漏极电连接到所述第二逻辑门的输出，并且所述第二逻辑门的输出是所述第一逻辑门的输出。本发明还提供了一种退化管理系统和方法。
-
公开(公告)号：CN106921381A
公开(公告)日：2017-07-04
申请号：CN201610978774.0
申请日：2016-11-08
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H03K19/0175
CPC分类号： H03K3/012 , H03K5/04 , H03K19/0013 , H03K19/00361 , H03K19/018507 , H03K19/018521 , H03K19/017509
摘要： 一种示例性电路包括：转换速率驱动器，用以提供输出电压；第一电压提供器，用以因应于处于第一范围内的所述输出电压来提供第一输入电压至所述转换速率驱动器；以及第二电压提供器，用以因应于处于第二范围内的所述输出电压来提供第二输入电压至所述转换速率驱动器。所述转换速率驱动器进一步用以至少部分地基于所述第一输入电压或所述第二输入电压来改变所述输出电压。
-
公开(公告)号：CN102467949B
公开(公告)日：2015-04-29
申请号：CN201110332917.8
申请日：2011-10-27
申请人： 台湾积体电路制造股份有限公司
IPC分类号： G11C7/10
CPC分类号： G06F17/5072 , G06F2217/40
摘要： 一种系统，包括计算机可读存储介质和处理器。计算机可读存储包括代表用于模制和/或制造半导体器件的第一类型的输入/输出(“I/O”)单元的数据。第一类型的I/O单元包括用于提供第一多种功能的电路。处理器与计算机可读存储介质进行通信，并且被配置为选择第一类型的I/O单元，在半导体器件的模型上配置多个第一类型的I/O单元，并在计算机可读存储介质中存储包括多个第一类型的I/O单元的半导体器件的模型。
-
公开(公告)号：CN113054955B
公开(公告)日：2024-04-02
申请号：CN202011565324.1
申请日：2020-12-25
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H03K5/135
摘要： 一种相位内插(PI)系统，包括：相位内插(PI)级，其被配置成接收第一和第二时钟信号以及多位加权信号，并且产生内插时钟信号，PI级进一步被配置成通过使用所述多位加权信号及其逻辑反相(多位加权_bar信号)来避免上拉/下拉(PUPD)短路情形；以及放大级，其被配置为接收并放大内插时钟信号，放大级包括电容组件；电容组件是可调谐的；并且电容组件具有米勒效应配置，导致放大级的占用面积减小。本发明的实施例还涉及操作相位内插系统的方法。
-
公开(公告)号：CN111092617A
公开(公告)日：2020-05-01
申请号：CN201911010706.5
申请日：2019-10-23
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H03L7/18
摘要： 一种分频器电路包括：计数器，用以回应于时脉信号的频率及频率比的计数器信号；以及补偿电路，耦接到计数器，并且用以产生输出信号。输出信号具有等于时脉信号的频率除以频率比的频率及大于1/r的工作循环，其中r是频率比。
-
公开(公告)号：CN109412587A
公开(公告)日：2019-03-01
申请号：CN201711096553.1
申请日：2017-11-09
申请人： 台湾积体电路制造股份有限公司
CPC分类号： H03L7/089 , H03L7/083 , H03L7/093 , H03L7/099 , H03L7/0992 , H03L7/24 , H03L2207/06 , H03L2207/50 , H03L7/08
摘要： 本发明实施例公开一种锁相回路电路。所述电路包括数字开关式锁相回路(PLL)及下取样电路，所述数字开关式锁相回路电连接到输入时钟信号连接及输出时钟信号连接，所述下取样电路连接到输入时钟信号连接。所述电路还包括数字控制延迟线及注入脉冲发生器，所述数字控制延迟线接收下取样电路的输出，所述注入脉冲发生器接收数字控制延迟线的输出且被连接成向数字开关式锁相回路(PLL)的一部分提供注入脉冲。所述电路进一步包括注入定时校准电路，所述注入定时校准电路连接到数字控制延迟线的控制输入。所述电路提供对注入定时的校准及带宽优化，从而减小锁相回路的输出信号中的抖动。
-
公开(公告)号：CN108933541A
公开(公告)日：2018-12-04
申请号：CN201710992361.2
申请日：2017-10-23
申请人： 台湾积体电路制造股份有限公司
CPC分类号： H01L27/0629 , G11C16/30 , H01L27/0788 , H01L29/94 , H02M3/07 , H02M7/25 , H01L29/0684
摘要： 本发明实施例涉及具有高效率倍压器的装置。本发明实施例涉及一种装置，所述装置包括耦合于第一节点与第二节点之间且包括第一井区、第二井区及晶体管的电容元件。所述第二井区形成于所述第一井区中、具有与所述第一井区不同的导电类型，且耦合到所述第二节点。所述晶体管包括形成于所述第二井区中且彼此耦合并耦合到所述第二节点的源极区及漏极区、所述源极区与所述漏极区之间的通道区，及所述通道区上方的栅极区。所述第一井区及所述栅极区彼此耦合且耦合到所述第一节点，借此增加所述电容元件的电容而未大体上增大所述电容元件的物理大小。
-
-
-
-
-
-
-
-
-
搜索结果
48 条记录 (耗时 0.044 秒)
