-
公开(公告)号：CN114864551A
公开(公告)日：2022-08-05
申请号：CN202110732479.8
申请日：2021-06-30
Applicant: 台湾积体电路制造股份有限公司
Inventor： 张任远
IPC: H01L23/552 , H01L49/02
Abstract: 一种半导体元件及其制造方法，半导体元件包括电感结构及遮蔽结构，遮蔽结构设置以至少部分地遮蔽电感结构免于多个外部电磁场。遮蔽结构包括遮蔽结构部分，此遮蔽结构部分为沿电感结构之侧布置以使得遮蔽结构部分围绕电感结构的周边的至少一部分。
-
公开(公告)号：CN104701259A
公开(公告)日：2015-06-10
申请号：CN201410738391.7
申请日：2014-12-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8232 , H01L21/762 , H01L27/105
CPC classification number: H01L27/1157 , H01L21/28273 , H01L21/28282 , H01L27/11565 , H01L27/11568 , H01L29/4234 , H01L29/42344 , H01L29/4916 , H01L29/66833 , H01L29/792
Abstract: 本发明提供了一种制造闪存半导体器件的方法以及根据该方法制造的闪存半导体器件。在一个实施例中，制造电阻式存储阵列的方法包括：提供半导体衬底，其具有至少一个存储单元阵列区域和至少一个分流区域；在存储单元阵列区域和分流区域上形成控制栅电极；沉积介电层压膜和导电膜以覆盖控制栅电极和半导体衬底；在分流区域上形成分别与控制栅电极的两侧对应的两个凹部；图案化导电膜以形成两个侧壁存储栅电极和一个顶部存储栅电极；去除存储单元阵列区域上的一个侧壁存储栅电极；以及去除从存储栅电极露出的介电层压膜。
-
公开(公告)号：CN119314881A
公开(公告)日：2025-01-14
申请号：CN202411327043.0
申请日：2024-09-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L21/768 , H01L23/48 , H01L23/34 , H01L23/488
Abstract: 方法包括：形成伪组件，包括：在衬底中形成衬底通孔(TSV)；在TSV上方形成热结构，其中，热结构包括介电层中的金属线；在热结构上方形成接合层；以及在接合层内形成接合焊盘；将伪组件接合至封装组件；以及将半导体管芯接合至封装组件。本申请的实施例还涉及封装件及其形成方法。
-
公开(公告)号：CN117174666A
公开(公告)日：2023-12-05
申请号：CN202310489904.4
申请日：2023-05-04
Applicant: 台湾积体电路制造股份有限公司
Inventor： 张任远
Abstract: 本申请提供了半导体封装及其制造方法。一种半导体器件，包括第一第二半导体芯片，第一半导体芯片具有彼此相对的第一表面和第二表面。半导体器件可以包括第二半导体芯片，第二半导体芯片具有彼此相对的第三表面和第四表面。第二半导体芯片的第三表面可以面对第一半导体芯片的第二表面。电介质填充材料的第一部分可以与第一半导体芯片的第一侧壁接触。电介质填充材料的第二部分可以与第二半导体芯片的第二侧壁接触。电介质填充材料的第一部分和第二部分可以具有宽度，该宽度随朝向第一半导体芯片的第一表面的深度增加而相应减小。
-
公开(公告)号：CN116403983A
公开(公告)日：2023-07-07
申请号：CN202310054140.6
申请日：2023-02-03
Applicant: 台湾积体电路制造股份有限公司
Inventor： 张任远
IPC: H01L23/488 , H01L21/60 , H01L25/16
Abstract: 本公开总体涉及半导体结构及其制造方法。一种半导体结构包括第一器件结构、氧化物基层和第一辅助接合焊盘。第一器件结构包括第一接合层。氧化物基层接合到第一器件结构的第一接合层。第一辅助接合焊盘位于氧化物基层和第一器件结构的第一接合层之间的界面处。
-
Patent Agency Ranking
公开(公告)号：CN115440602A
公开(公告)日：2022-12-06
申请号：CN202210873671.3
申请日：2022-07-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L21/56 , G06F30/3947
Abstract: 本公开的实施例涉及形成封装结构的方法。本公开的实施例还涉及用于使用人工智能技术(诸如机器学习)由单个芯片设计生成多芯片、混合节点堆叠封装设计的方法。本文公开的方法可以促进使用先进封装技术的异构集成、扩大设计以提高单个芯片设计的可制造性和/或降低单个芯片设计提供的系统的制造成本和/或尺寸。一种示例性形成封装结构的方法包括接收用于单个工艺节点的单个芯片的单个芯片设计，其中单个芯片设计具有设计规范，以及基于设计规范将单个芯片设计分解成具有不同功能和不同工艺节点的芯粒，并将芯粒集成到堆叠芯片封装结构中。
-
公开(公告)号：CN114944371A
公开(公告)日：2022-08-26
申请号：CN202210038666.0
申请日：2022-01-13
Applicant: 台湾积体电路制造股份有限公司
Inventor： 张任远
IPC: H01L23/367 , H01L23/38 , H01L25/065
Abstract: 一种堆叠式半导体装置包括冷却结构以增加堆叠式半导体装置的冷却效率。冷却结构包括整合至堆叠式半导体装置中的各种类型的冷却元件，各种类型的冷却元件用以移除和/或耗散来自堆叠式半导体装置的晶片的热量。以此方式，冷却结构通过从堆叠式半导体装置移除和/或耗散热量来减少装置故障且允许堆叠式半导体装置操作在更高电压、更高速度和/或其他增加的性能参数。
-
公开(公告)号：CN114944343A
公开(公告)日：2022-08-26
申请号：CN202110943172.2
申请日：2021-08-17
Applicant: 台湾积体电路制造股份有限公司
Inventor： 张任远
Abstract: 一种堆叠式半导体装置及其测试方法，控制电路包括在堆叠式半导体装置的第一晶片中。第一晶片还包括电性连接至控制电路的晶体管。晶体管用以由控制电路所控制以选择性地阻断晶片对晶片互连。以此方式，可选择性地阻断晶片对晶片互连以隔离堆叠式半导体装置的第一晶片与第二晶片，以便在接合之后进行独立测试。这可提高测试的有效性，以识别及隔离第一晶片或第二晶片中的缺陷，这可进一步提高对堆叠式半导体装置执行重工或修复的有效性。
-
公开(公告)号：CN114927515A
公开(公告)日：2022-08-19
申请号：CN202210079012.2
申请日：2022-01-24
Applicant: 台湾积体电路制造股份有限公司
Inventor： 张任远
IPC: H01L25/18 , H01L21/768 , H01L35/28 , H01L23/467
Abstract: 一种半导体元件、半导体装置及其操作方法，半导体元件包括具有第一表面及与第一表面相对的第二表面的基板，及延伸穿过基板的贯穿硅通孔结构。贯穿硅通孔结构包括含有第一导电型材料的第一贯穿硅通孔，及含有与第一导电型材料相反的第二导电型材料的第二贯穿硅通孔。该半导体元件亦包括第一导电层，第一导电层在基板的第一表面上且电耦合至第一贯穿硅通孔的第一末端及第二贯穿硅通孔的第一末端。该半导体元件亦包括第二导电，第二导电在第二表面上且具有耦合至第一贯穿硅通孔的第二末端的第一部分及耦合至第二贯穿硅通孔的第二末端的第二部分。
-
公开(公告)号：CN114792686A
公开(公告)日：2022-07-26
申请号：CN202110652726.3
申请日：2021-06-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/108
Abstract: 本案描述的一些实施例提供了一种半导体结构。半导体结构包括一电容器元件，此电容器元件位于基板的凹入部分中。此凹入部分具有侧壁及位于基板的顶表面下方的底表面。半导体结构包括设置在电容器元件下方且在凹入部分内的介电材料。半导体结构包括邻近凹入部分的侧壁中的一或多者的第一导电结构。第一导电结构可包括基板的导电部分或设置在凹入部分内的导电材料。半导体结构包括耦接至第一导电结构的第二导电结构，其中第二导电结构提供从第一导电结构至电压源极或电压漏极的电连接。
-
-
-
-
-
-
-
-
-
Search Results
58
records
(took 0.042 seconds)
