-
公开(公告)号：CN113363235A
公开(公告)日：2021-09-07
申请号：CN202110579205.X
申请日：2021-05-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 公开了具有贯穿电路通孔(TCV)的集成电路(IC)及其形成方法。IC包括：半导体器件；分别设置在半导体器件的第一和第二表面上的第一和第二互连结构；分别设置在衬底的前表面和后表面上的第一和第二层间电介质(ILD)层；以及设置在第一和第二互连结构、第一和第二ILD层以及衬底内的TCV。TCV通过衬底的部分以及第一和第二ILD层的部分与半导体器件间隔开。布置在衬底的前表面上的TCV的第一端连接到第一互连结构的导线，布置在衬底的后表面上的TCV的第二端连接到第二互连结构的导线。
-
公开(公告)号：CN114373691A
公开(公告)日：2022-04-19
申请号：CN202110710654.3
申请日：2021-06-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/66
Abstract: 本发明实施例涉及晶片级测试方法及装置。本发明实施例提供一种用于测试半导体装置的方法及系统。所述方法包含：提供具有输入端子及输出端子的受测试装置DUT；在第一周期期间将具有第一电压电平的电压施加到所述DUT的所述输入端子；在所述第一周期之后的第二周期期间将应力信号施加到所述DUT的所述输入端子；响应于所述DUT的所述输出端子处的所述应力信号获得输出信号；及将所述输出信号与所述应力信号进行比较。所述应力信号包含多个序列，每一序列具有斜升阶段及斜降阶段。所述应力信号具有第二电压电平及第三电压电平。
-
公开(公告)号：CN112133690A
公开(公告)日：2020-12-25
申请号：CN202010177673.X
申请日：2020-03-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L49/02
Abstract: 本发明实施例涉及半导体结构。一种包含金属‑绝缘体‑金属MIM电容器的半导体结构包含：衬底；MIM电容器，其安置于所述衬底上方；第一绝缘层，其安置于所述MIM电容器上方；氧化物‑氮化物‑氧化物‑氮化物ONON堆叠，其安置于所述第一绝缘层上方；连接通路，其安置于所述第一绝缘层中；及连接垫，其安置于所述ONON堆叠中且与所述连接通路接触。所述ONON堆叠覆盖所述连接垫的侧壁及所述连接垫的顶面的部分。
-
公开(公告)号：CN113363235B
公开(公告)日：2024-11-15
申请号：CN202110579205.X
申请日：2021-05-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 公开了具有贯穿电路通孔(TCV)的集成电路(IC)及其形成方法。IC包括：半导体器件；分别设置在半导体器件的第一和第二表面上的第一和第二互连结构；分别设置在衬底的前表面和后表面上的第一和第二层间电介质(ILD)层；以及设置在第一和第二互连结构、第一和第二ILD层以及衬底内的TCV。TCV通过衬底的部分以及第一和第二ILD层的部分与半导体器件间隔开。布置在衬底的前表面上的TCV的第一端连接到第一互连结构的导线，布置在衬底的后表面上的TCV的第二端连接到第二互连结构的导线。
-
公开(公告)号：CN116936534A
公开(公告)日：2023-10-24
申请号：CN202310797613.1
申请日：2023-06-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L23/498 , H01L21/768 , H01L21/60
Abstract: 一种形成半导体器件的方法包括在第一器件管芯的第一衬底上沉积第一介电层，蚀刻第一介电层以形成沟槽，在沟槽中和第一介电层的顶表面上沉积金属材料，以及执行化学机械抛光(CMP)工艺，以从第一介电层的顶表面去除金属材料的部分来形成第一金属焊盘。在CMP工艺的执行之后，该方法选择性地蚀刻第一金属焊盘，以在第一金属焊盘的边缘部分处形成凹槽，在第二器件管芯的第二衬底上沉积第二介电层，在第二介电层中形成第二金属焊盘，以及将第二器件管芯接合至第一器件管芯。第二介电层接合至第一介电层，并且第二金属焊盘接合至第一金属焊盘。本发明的实施例还提供了半导体器件。
-
Patent Agency Ranking
公开(公告)号：CN110888032B
公开(公告)日：2024-11-01
申请号：CN201910751987.3
申请日：2019-08-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例涉及晶片级测试方法和系统。本公开提供用于测试半导体装置的方法和系统。所述方法包含以下操作。提供上面形成有IC的晶片。通过使所述IC的电压在第一周期期间升高到第一电压电平来为所述IC供能。将应力信号施加到所述IC。在第一周期之后的第二周期期间，所述应力信号包含多个序列。所述序列中的每一者具有斜升阶段和斜降阶段。所述应力信号致使所述IC的所述电压在第二电压电平与第三电压电平之间变动。在施加所述应力信号之后，确定所述IC是否符合测试准则。
-
公开(公告)号：CN111435655B
公开(公告)日：2023-07-21
申请号：CN201910027494.5
申请日：2019-01-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L21/336
Abstract: 本揭示实施例涉及半导体装置的测试方法及制造方法。根据本发明的一些实施例，一种半导体装置的制造方法，包含：提供半导体衬底；形成鳍片结构在半导体衬底；形成闸极结构在鳍片结构；分别形成汲极区域及源极区域在鳍片结构；取得汲极区域及源极区域之间的通道区以及鳍片结构的热时间常数；以及根据热时间常数，对通道区以及鳍片结构进行热模拟。
-
公开(公告)号：CN111435655A
公开(公告)日：2020-07-21
申请号：CN201910027494.5
申请日：2019-01-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L21/336
Abstract: 本揭示实施例涉及半导体装置的测试方法及制造方法。根据本发明的一些实施例，一种半导体装置的制造方法，包含：提供半导体衬底；形成鳍片结构在半导体衬底；形成闸极结构在鳍片结构；分别形成汲极区域及源极区域在鳍片结构；取得汲极区域及源极区域之间的通道区以及鳍片结构的热时间常数；以及根据热时间常数，对通道区以及鳍片结构进行热模拟。
-
公开(公告)号：CN110888032A
公开(公告)日：2020-03-17
申请号：CN201910751987.3
申请日：2019-08-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例涉及晶片级测试方法和系统。本公开提供用于测试半导体装置的方法和系统。所述方法包含以下操作。提供上面形成有IC的晶片。通过使所述IC的电压在第一周期期间升高到第一电压电平来为所述IC供能。将应力信号施加到所述IC。在第一周期之后的第二周期期间，所述应力信号包含多个序列。所述序列中的每一者具有斜升阶段和斜降阶段。所述应力信号致使所述IC的所述电压在第二电压电平与第三电压电平之间变动。在施加所述应力信号之后，确定所述IC是否符合测试准则。
-
公开(公告)号：CN221041122U
公开(公告)日：2024-05-28
申请号：CN202321366756.9
申请日：2023-05-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 本实用新型实施例涉及一种半导体结构，其特征在于其包括：晶体管结构；互连结构，其耦合到所述晶体管结构，所述互连结构包括石墨烯复合金属线；层间电介质层，其位于所述石墨烯复合金属线上；及石墨烯复合通路，其位于所述层间电介质层中，耦合到所述石墨烯复合金属线。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.031 seconds)
