-
公开(公告)号：CN115084276B
公开(公告)日：2024-06-18
申请号：CN202210672743.8
申请日：2022-06-15
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/786 , H01L29/40 , H01L29/06 , H01L21/34
Abstract: 本申请提供一种非晶氧化物半导体薄膜晶体管及其制备方法，包括衬底层、支撑层、栅电极层、栅绝缘层、IGZO有源层、刻蚀阻挡层、源区电极、漏区电极以及漏极场板；栅电极层在水平方向上与源区电极存在交叠区，与漏区电极之间存在非交叠区域，该非交叠区域形成漏极偏移区，刻蚀阻挡层位于IGZO有源层上方，左侧末端与源区电极层右侧末端相切，右侧末端与漏区电极左侧末端相切，漏极场板设于刻蚀阻挡层上方，与漏区电极层左侧末端相连，在水平方向上延伸至栅电极层上方，漏极场板结构通过覆盖于漏极偏移区上方，实现了对该区域处IGZO有源层中载流子浓度的调控，减小电阻，以及降低该处电场分布，改善器件的耐压特性，提升了IGZO薄膜晶体管的功率密度。
-
公开(公告)号：CN115084276A
公开(公告)日：2022-09-20
申请号：CN202210672743.8
申请日：2022-06-15
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/786 , H01L29/40 , H01L29/06 , H01L21/34
Abstract: 本申请提供一种非晶氧化物半导体薄膜晶体管及其制备方法，包括衬底层、支撑层、栅电极层、栅绝缘层、IGZO有源层、刻蚀阻挡层、源区电极、漏区电极以及漏极场板；栅电极层在水平方向上与源区电极存在交叠区，与漏区电极之间存在非交叠区域，该非交叠区域形成漏极偏移区，刻蚀阻挡层位于IGZO有源层上方，左侧末端与源区电极层右侧末端相切，右侧末端与漏区电极左侧末端相切，漏极场板设于刻蚀阻挡层上方，与漏区电极层左侧末端相连，在水平方向上延伸至栅电极层上方，漏极场板结构通过覆盖于漏极偏移区上方，实现了对该区域处IGZO有源层中载流子浓度的调控，减小电阻，以及降低该处电场分布，改善器件的耐压特性，提升了IGZO薄膜晶体管的功率密度。
-
公开(公告)号：CN115132848A
公开(公告)日：2022-09-30
申请号：CN202210672734.9
申请日：2022-06-15
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/786 , H01L21/336
Abstract: 本申请提供了一种高功率密度IGZO薄膜晶体管及其制造方法，包括如下步骤：在基板上形成支撑层，在支撑上形成栅电极层，在栅电极层上形成栅绝缘层，在栅绝缘层上形成低阻有源层，在低阻有源层上形成IGZO有源层，在IGZO有源层上形成源区电极层、漏区电极层，其中源区电极层位于IGZO有源层上方一侧，与栅电极层在水平方向上存在交叠，漏区电极层位于IGZO有源层上方的另一侧，与栅电极在水平方向上存在非交叠区域，形成漏极偏移区，并分别在低阻有源层和IGZO有源层中形成低阻漂移区和IGZO漂移区，钝化层覆盖于IGZO有源层、源区电极层和漏区电极层上方；与现有技术相比，本申请有效降低漂移区电阻，优化电流密度，取得了对IGZO薄膜晶体管功率密度的显著提升。
-
公开(公告)号：CN115132848B
公开(公告)日：2024-06-14
申请号：CN202210672734.9
申请日：2022-06-15
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/786 , H01L21/336
Abstract: 本申请提供了一种高功率密度IGZO薄膜晶体管及其制造方法，包括如下步骤：在基板上形成支撑层，在支撑上形成栅电极层，在栅电极层上形成栅绝缘层，在栅绝缘层上形成低阻有源层，在低阻有源层上形成IGZO有源层，在IGZO有源层上形成源区电极层、漏区电极层，其中源区电极层位于IGZO有源层上方一侧，与栅电极层在水平方向上存在交叠，漏区电极层位于IGZO有源层上方的另一侧，与栅电极在水平方向上存在非交叠区域，形成漏极偏移区，并分别在低阻有源层和IGZO有源层中形成低阻漂移区和IGZO漂移区，钝化层覆盖于IGZO有源层、源区电极层和漏区电极层上方；与现有技术相比，本申请有效降低漂移区电阻，优化电流密度，取得了对IGZO薄膜晶体管功率密度的显著提升。
-
公开(公告)号：CN119008705B
公开(公告)日：2025-03-04
申请号：CN202411487533.7
申请日：2024-10-24
Applicant: 南京邮电大学
Abstract: 本发明公开了一种非晶InGaZnO/InAlSnO异质结复合沟道双栅薄膜晶体管器件及其制备方法。所述薄膜晶体管器件包括：衬底层、底栅电极层、顶栅电极层、底栅绝缘层、顶栅绝缘层、InAlSnO有源层、InGaZnO有源层、源电极层、漏电极层和钝化层。本发明通过形成较大的InAlSnO/InGaZnO异质结能带带阶的复合沟道结构，有效地抑制载流子捕获效应，增强TFT器件的电学可靠性。
-
Patent Agency Ranking
-
公开(公告)号：CN114759095A
公开(公告)日：2022-07-15
申请号：CN202210379433.7
申请日：2022-04-12
Applicant: 南京邮电大学
IPC: H01L29/786 , H01L29/24 , H01L21/34
Abstract: 本发明公开了一种同型异质结复合沟道TFT器件及其制备方法，所述TFT器件结构根据栅电极层所在位置不同，分为底栅结构TFT器件和顶栅结构TFT器件。本发明专利针对非晶IGZO材料及沟道界面处高密度氧空位相关缺陷态所造成的TFT器件电流携载能力下降与可靠性退化等关键问题，创新性地采用nN型a‑IGZO:N/ITO:N同型异质结沟道结构设计与氮掺杂的方法，以有效抑制缺陷的俘获效应，实现TFT器件高性能与高可靠性应用。
-
公开(公告)号：CN117535623A
公开(公告)日：2024-02-09
申请号：CN202311556600.1
申请日：2023-11-21
Applicant: 南京邮电大学
Abstract: 本发明涉及半导体制造工艺技术领域，公开了一种基于共溅射Si掺杂的Ga2O3薄膜制备方法，该制备方法包括步骤：以(0001)c‑面Al2O3为衬底，采用射频磁控溅射方法，在真空条件下通入一定比例的氩气/氧气混合气体，生长氧化镓种晶层；接着，对掺硅氧化镓靶材进行溅射或者对氧化镓靶材与二氧化硅靶材进行共溅射得到薄膜；最后，在氮气或氧气氛围下，对共溅射得到的薄膜进行热退火处理，优化薄膜结晶质量。本发明获得的Si掺杂Ga2O3薄膜制备工艺简单、可控性好，且所得薄膜质量高，由该薄膜后续制备的光电探测器、功率器件等领域具有巨大的商业价值。
-
公开(公告)号：CN119008705A
公开(公告)日：2024-11-22
申请号：CN202411487533.7
申请日：2024-10-24
Applicant: 南京邮电大学
IPC: H01L29/786 , H01L29/10 , H01L29/24 , H01L21/34
Abstract: 本发明公开了一种非晶InGaZnO/InAlSnO异质结复合沟道双栅薄膜晶体管器件及其制备方法。所述薄膜晶体管器件包括：衬底层、底栅电极层、顶栅电极层、底栅绝缘层、顶栅绝缘层、InAlSnO有源层、InGaZnO有源层、源电极层、漏电极层和钝化层。本发明通过形成较大的InAlSnO/InGaZnO异质结能带带阶的复合沟道结构，有效地抑制载流子捕获效应，增强TFT器件的电学可靠性。
-
公开(公告)号：CN110085518B
公开(公告)日：2022-07-26
申请号：CN201910373354.3
申请日：2019-05-06
Applicant: 南京邮电大学
IPC: H01L21/335 , H01L21/683 , H01L29/778 , H01L23/373
Abstract: 本发明揭示了一种选择性电化学方法剥离的可转移GaN薄膜及其器件的制备方法，可转移GaN薄膜包括依次按序叠放的衬底、第一GaN缓冲层、牺牲层、第二GaN缓冲层和器件制备层，以衬底为载体，在衬底上首先生长第一GaN缓冲层，然后在第一GaN缓冲层上生长σ掺杂的牺牲层，接着生长第二GaN缓冲层和器件制备层，并用微加工工艺制备目标器件，然后生长钝化层，去除牺牲层并将剥离下来目标器件的正面与临时衬底结合，最后将目标器件与目标衬底键合并去除临时衬底。该剥离技术能够精确地刻蚀高掺杂浓度的n型氮化镓牺牲层，具有快速、大面积剥离氮化物外延层的优势；同时，剥离的氮化镓薄膜表面粗糙度低，益于异质集成。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.023 seconds)
