-
公开(公告)号：CN108076596A
公开(公告)日：2018-05-25
申请号：CN201611022605.6
申请日：2016-11-17
申请人： 华邦电子股份有限公司
IPC分类号： H05K3/46
摘要： 本发明涉及一种线路板的制造方法，其包括以下步骤：进行第一打印工艺，以形成第一绝缘层，第一绝缘层中具有第一线路沟槽；进行第二打印工艺，以于第一线路沟槽中形成第一线路层；检验第一线路层的实际位置是否偏离第一线路层的预定位置，其中当第一线路层的实际位置偏离预定位置时，判断实际位置偏离预定位置的偏离量是否大于预定值；当偏离量大于预定值且待形成于第一绝缘层上的第二绝缘层的厚度不大于容许厚度时，进行第一打印工艺，以于第一绝缘层上形成第二绝缘层，第二绝缘层中具有开孔，且开孔的位置至少与实际位置部分重叠；进行第二打印工艺，以于开孔中形成导通孔。所形成的导通孔可以准确地连接第一线路层与第二线路层。
-
公开(公告)号：CN107564877A
公开(公告)日：2018-01-09
申请号：CN201610504287.0
申请日：2016-06-30
申请人： 华邦电子股份有限公司
发明人： 陈育民
IPC分类号： H01L23/488 , H01L23/498 , H01L21/48
CPC分类号： H01L25/0657 , H01L21/563 , H01L24/05 , H01L24/09 , H01L24/17 , H01L24/27 , H01L24/29 , H01L25/105 , H01L25/50 , H01L2224/0401 , H01L2225/06551 , H01L2225/06562
摘要： 本发明涉及一种半导体元件封装体及半导体元件封装制程，包括下列步骤。首先，以三维列印方式在具有一凹槽的一载板上形成一图案化导电层以及覆盖图案化导电层的一防焊层，其中图案化导电层与防焊层自凹槽内延伸至凹槽外，而部分的图案化导电层被防焊层所暴露。接着，将至少一半导体元件设置于凹槽内的图案化导电层上，并使半导体元件与图案化导电层电性连接。本发明技术方案通过三维列印方式可在具有凹槽的载板上轻易地制作出图案化导电层及防焊层，可有效地降低三维封装的制程复杂度。可在载板的凹槽内形成连接线路，有助于降低半导体元件封装体的整体厚度。
-
公开(公告)号：CN108346640A
公开(公告)日：2018-07-31
申请号：CN201710060906.6
申请日：2017-01-25
申请人： 华邦电子股份有限公司
发明人： 陈育民
摘要： 本发明提供一种半导体结构及其制造方法，其包括基板、芯片、多个导电凸块、柔性电路板以及多条线路图案。芯片设置在基板上并包括多个焊垫。导电凸块分别设置在焊垫上。柔性电路板桥接在基板与芯片之间，且导电凸块穿过柔性电路板的一端。线路图案设置在柔性电路板上以电性连接导电凸块与基板。本发明提供的半导体结构及其制造方法，可简化制作工艺、提升良率，还可降低生产成本。
-
公开(公告)号：CN107665876A
公开(公告)日：2018-02-06
申请号：CN201610602262.4
申请日：2016-07-27
申请人： 华邦电子股份有限公司
发明人： 陈育民
IPC分类号： H01L23/498 , H01L21/48
CPC分类号： H01L24/45 , H01L21/4846 , H01L21/486 , H01L23/3128 , H01L24/16 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/43 , H01L24/48 , H01L24/73 , H01L27/146 , H01L2224/16227 , H01L2224/2919 , H01L2224/3001 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2924/15151 , H01L2924/15311 , H01L2924/19105 , H01L2924/19106 , H01L2924/00014 , H01L2924/00012 , H01L23/49811
摘要： 本发明提供一种封装体用基板、其制造方法以及封装体，基板包括载板、第一图案化导体层、第二图案化导体层与三维印刷导线。载板具有第一表面、第二表面与第三表面。第一表面相对于第二表面，且第三表面连接于第一表面与第二表面之间。第一图案化导体层设置于第一表面上。第二图案化导体层设置于第二表面上。三维印刷导线设置于第三表面上，且连接于第一图案化导体层与第二图案化导体层之间。其制造方法包括使用三维印刷法于第三表面上形成三维印刷导线的步骤。本发明不仅无须采用导通孔过程，即可通过简易的方式来完成第一图案化导体层与第二图案化导体层线路之间的互连，而且可有效地降低生产复杂度与所需耗材。
-
公开(公告)号：CN108156746A
公开(公告)日：2018-06-12
申请号：CN201611107853.0
申请日：2016-12-06
申请人： 华邦电子股份有限公司
发明人： 陈育民
CPC分类号： H05K3/4614 , H05K1/0306 , H05K1/115 , H05K3/0014 , H05K3/12 , H05K3/4629 , H05K3/4664 , H05K2201/09045
摘要： 本发明涉及一种多层电路板及其制造方法，所述多层电路板包括多个绝缘凸块、第一导体层、第二导体层。多个绝缘凸块设置于第一基板与第二基板之间，多个绝缘凸块的顶部作为电路连接点。第一导体层设置于第一基板上，且连接至电路连接点。第二导体层设置于第二基板上，且连接至电路连接点。本申请多层电路板可视使用需求而简易地变更电路布局，在使用上极具弹性。
-
公开(公告)号：CN108076596B
公开(公告)日：2020-06-23
申请号：CN201611022605.6
申请日：2016-11-17
申请人： 华邦电子股份有限公司
IPC分类号： H05K3/46
摘要： 本发明涉及一种线路板的制造方法，其包括以下步骤：进行第一打印工艺，以形成第一绝缘层，第一绝缘层中具有第一线路沟槽；进行第二打印工艺，以于第一线路沟槽中形成第一线路层；检验第一线路层的实际位置是否偏离第一线路层的预定位置，其中当第一线路层的实际位置偏离预定位置时，判断实际位置偏离预定位置的偏离量是否大于预定值；当偏离量大于预定值且待形成于第一绝缘层上的第二绝缘层的厚度不大于容许厚度时，进行第一打印工艺，以于第一绝缘层上形成第二绝缘层，第二绝缘层中具有开孔，且开孔的位置至少与实际位置部分重叠；进行第二打印工艺，以于开孔中形成导通孔。所形成的导通孔可以准确地连接第一线路层与第二线路层。
-
公开(公告)号：CN108346640B
公开(公告)日：2020-02-07
申请号：CN201710060906.6
申请日：2017-01-25
申请人： 华邦电子股份有限公司
发明人： 陈育民
摘要： 本发明提供一种半导体结构及其制造方法，其包括基板、芯片、多个导电凸块、柔性电路板以及多条线路图案。芯片设置在基板上并包括多个焊垫。导电凸块分别设置在焊垫上。柔性电路板桥接在基板与芯片之间，且导电凸块穿过柔性电路板的一端。线路图案设置在柔性电路板上以电性连接导电凸块与基板。本发明提供的半导体结构及其制造方法，可简化制作工艺、提升良率，还可降低生产成本。
-
公开(公告)号：CN107966478A
公开(公告)日：2018-04-27
申请号：CN201610908808.9
申请日：2016-10-19
申请人： 华邦电子股份有限公司
CPC分类号： G01N33/0031 , G01N27/12 , G01N27/227
摘要： 本发明提供一种感测器阵列、其制造方法及感测方法，其中感测器阵列包括线路板、多个第一感测单元以及至少一个第二感测单元。线路板具有相对的上表面与下表面。第一感测单元位于线路板的上表面上。第一感测单元包括多个第一电极以及多个感测材料层。感测材料层分别位于第一电极的表面上，其中上述感测材料层是藉由非接触式印刷法所制得。第二感测单元位于线路板的上表面上。第二感测单元包括第二电极，其与第一电极彼此分离。感测材料层分别覆盖第一电极的表面，而第二电极暴露于大气环境中。本发明可将整个感测器阵列微型化，以具有更多的使用或应用空间，进而达到产品商业化的需求。
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.031 秒)
