一种环状拓扑结构通信方法、装置及存储介质

    公开(公告)号:CN112953805A

    公开(公告)日:2021-06-11

    申请号:CN202110087140.7

    申请日:2021-01-22

    Abstract: 本申请公开了一种环状拓扑结构通信方法、装置及存储介质,用于简化系统的通信架构,降低成本。本申请公开的环状拓扑结构通信方法包括:第一桥节点的L1端口接收第一数据帧,判断所述第一数据帧的目标地址是否是第二环网络;若所述第一数据帧的目标地址是第二环网络,则将所述第一数据帧转发给F1端口或者F2端口;若所述第一数据帧的目标地址不是第二环网络,则将所述第一数据帧转发给L2端口;第一桥节点的F1端口接收第二数据帧,判断所述第二数据帧的目标地址是否是第二环网络;若所述第二数据帧的目标地址是第二环网络,则将所述第二数据帧转发给F2端口;若所述第二数据帧的目标地址不是第二环网络,则将所述第二数据转发给L1或者L2端口;其中,所述第一桥节点的L1端口和L2端口与第一环网络连接,所述第一桥节点的F1端口和F2端口与第二环网络连接。本申请还提供了环状拓扑结构通信装置及存储介质。

    一种针对FPGA软件管脚配置检查的自动化测试方法及装置

    公开(公告)号:CN115658483A

    公开(公告)日:2023-01-31

    申请号:CN202211262277.2

    申请日:2022-10-14

    Abstract: 一种针对FPGA软件管脚配置检查的自动化测试方法及装置,从管脚配置需求文件中提取管脚配置表,并存储在需求文件中;从管脚配置报告中提取出应用的管脚信息,并存储在报告文件中;在需求文件和报告文件中查找管脚位置关键字,标记对应的列号;在需求文件和报告文件中查找管脚位置关键字,标记对应的列号;在需求文件和报告文件中查找管脚位置关键字,标记对应的列号;从一致性文件中提取关键字,如果某个关键字有两个,将这两个关键字所在的列一一对比,不一致时进行标记;根据报告缺失文件,输出管脚配置报告中是否存在管脚缺失问题,根据需求缺失文件,输出管脚配置表中是否存在管脚缺失问题。

    一种基于TCL脚本构建PLC外围设备等效器的方法与装置

    公开(公告)号:CN105426302B

    公开(公告)日:2017-12-29

    申请号:CN201510729151.5

    申请日:2015-10-30

    Abstract: 公开了一种基于TCL脚本构建PLC外围设备等效器的方法与装置。所述方法包括:根据待测PLC的测试任务,从预先设置的PLC测试脚本库中选取与测试任务对应的PLC控制指令;基于所述PLC控制指令及TCL内建指令构建测试用例;并将所述测试用例下发到下位机系统;下位机系统根据所述测试用例产生激励信号,并将所述激励信号发送给待测PLC;基于所述激励信号对待测PLC进行测试。其中,PLC控制指令扩展库包括:初始化扩展库命令、注册扩展命令、写单/多通道数字量命令、读单/多通道数字量命令、采样计数器命令等。本发明简化了真实环境的复杂和测试步骤的繁琐,提高了测试效率;增加故障注入,模拟可能出现的异常情况,提高了测试覆盖率和可靠性。

    一种面向卷积神经网络的高可靠加速器

    公开(公告)号:CN114327676A

    公开(公告)日:2022-04-12

    申请号:CN202111632984.1

    申请日:2021-12-28

    Abstract: 本发明涉及一种面向卷积神经网络的高可靠加速器,包括指令分发模块和与其连接、受其控制的加载模块、路由模块、计算模块、冗余控制模块、和卸载模块;在指令分发控制模块的控制下,所述加载模块从外部加载输入特征数据和卷积核数据;路由模块将加载的数据分配给计算模块;所述计算模块中包括多个并列的计算核心,每个计算核心均用于接收分配数据进行卷积神经网络加速处理,输出处理结果;冗余控制模块将所述计算模块输出的多路计算结果输出到所述卸载模块,通过卸载模块将卷积神经网络加速处理结果卸载输出。本发明实现了卷积神经网络的加速处理,并兼顾卷积神经网络的高速处理和高可靠性处理的要求。

    一种面向环型拓扑组网通信的故障处理方法、装置及存储介质

    公开(公告)号:CN113055227A

    公开(公告)日:2021-06-29

    申请号:CN202110230497.6

    申请日:2021-03-02

    Abstract: 本申请公开了一种面向环型拓扑组网通信的故障处理方法、装置及存储介质,用于对环网络中的环节点故障进行诊断,并根据诊断结果进行数据收发和路径规划,提高数据传输的可靠性和传输效率。本申请公开的面向环型拓扑组网通信的故障处理方法包括:环网络中的桥节点周期性地向所述环网络中的环节点发送故障诊断信息;所述桥节点启动故障诊断信息应答等待定时器;若所述桥节点在所述等待定时器超时之前收到了所述环节点正确的应答信息,则判断所述环节点不存在故障,否则判断所述环节点存在故障;记录诊断的结果,根据所述诊断的结果规划数据转发的路径。本申请还提供了一种面向环型拓扑组网通信的故障处理装置及存储介质。

    一种面向环形拓扑的组网通信方法、装置及存储介质

    公开(公告)号:CN113055264A

    公开(公告)日:2021-06-29

    申请号:CN202110230388.4

    申请日:2021-03-02

    Abstract: 本申请公开了一种面向环形拓扑的组网通信方法、装置及存储介质,用于提高环型拓扑下组网通信的传输效率,提高可靠性。本申请公开的面向环形拓扑的组网通信方法包括:第一桥节点接收数据帧,确定所述数据帧的优先级:将所述数据帧加入待转发队列中,并对所述待转发队列中的数据帧按优先级从高到低进行排序;根据路由配置选择数据转发的端口,将所述待转发队列中优先级最高的数据转发到所述端口;将已发送的数据帧从所述待转发队列中删除。本申请还提供了一种面向环形拓扑的组网通信装置及存储介质。

    一种基于TCL脚本构建PLC外围设备等效器的方法与装置

    公开(公告)号:CN105426302A

    公开(公告)日:2016-03-23

    申请号:CN201510729151.5

    申请日:2015-10-30

    CPC classification number: G06F11/3688 G06F11/3652

    Abstract: 公开了一种基于TCL脚本构建PLC外围设备等效器的方法与装置。所述方法包括:根据待测PLC的测试任务,从预先设置的PLC测试脚本库中选取与测试任务对应的PLC控制指令;基于所述PLC控制指令及TCL内建指令构建测试用例;并将所述测试用例下发到下位机系统;下位机系统根据所述测试用例产生激励信号,并将所述激励信号发送给待测PLC;基于所述激励信号对待测PLC进行测试。其中,PLC控制指令扩展库包括:初始化扩展库命令、注册扩展命令、写单/多通道数字量命令、读单/多通道数字量命令、采样计数器命令等。本发明简化了真实环境的复杂和测试步骤的繁琐,提高了测试效率;增加故障注入,模拟可能出现的异常情况,提高了测试覆盖率和可靠性。

    PLC层次化建模和使用其的测试方法

    公开(公告)号:CN105260311A

    公开(公告)日:2016-01-20

    申请号:CN201510700492.X

    申请日:2015-10-26

    Abstract: 公开了PLC层次化建模和使用其的测试方法,其中该测试方法包括:根据待测PLC的参数信息查询预设的PLC模型库,获取与待测PLC对应的PLC模型;基于PLC模型,查询预设的PLC模型库与预设的测试资源库之间的连接关系,确定与待测PLC对应的测试资源;利用测试资源以及待测PLC的内部CIO信息对待测PLC进行测试。本发明通过建立PLC模型库能够根据待测PLC的参数信息快速搭建PLC模型;通过建立总线地址映射关系以及连接关系构建PLC软件测试的测试资源库,能够依据搭建的PLC模型确定与该PLC设备对应的测试资源,从而能够针对不同的待测PLC进行测试,测试环境的通用性好。

Patent Agency Ranking