一种环状拓扑结构通信方法、装置及存储介质

    公开(公告)号:CN112953805A

    公开(公告)日:2021-06-11

    申请号:CN202110087140.7

    申请日:2021-01-22

    Abstract: 本申请公开了一种环状拓扑结构通信方法、装置及存储介质,用于简化系统的通信架构,降低成本。本申请公开的环状拓扑结构通信方法包括:第一桥节点的L1端口接收第一数据帧,判断所述第一数据帧的目标地址是否是第二环网络;若所述第一数据帧的目标地址是第二环网络,则将所述第一数据帧转发给F1端口或者F2端口;若所述第一数据帧的目标地址不是第二环网络,则将所述第一数据帧转发给L2端口;第一桥节点的F1端口接收第二数据帧,判断所述第二数据帧的目标地址是否是第二环网络;若所述第二数据帧的目标地址是第二环网络,则将所述第二数据帧转发给F2端口;若所述第二数据帧的目标地址不是第二环网络,则将所述第二数据转发给L1或者L2端口;其中,所述第一桥节点的L1端口和L2端口与第一环网络连接,所述第一桥节点的F1端口和F2端口与第二环网络连接。本申请还提供了环状拓扑结构通信装置及存储介质。

    一种适用于多点互联应用场合的高速串行总线采样系统

    公开(公告)号:CN104135413B

    公开(公告)日:2017-06-13

    申请号:CN201410364957.4

    申请日:2014-07-29

    Abstract: 本发明公开了一种适用于多点互联应用场合的高速串行总线采样系统。所述系统由一个主站点和若干个从站点组成,主站点与从站点之间的传输通道包括2条时钟传输通道和若干条数据传输通道。主站点对本地时钟信号进行复制、输出2条同频的时钟信号至从站点;从站点对主站点提供的两条时钟信号进行实时检测,从中选择一条正常的时钟信号作为从站点的基准时钟。主、从站点分别对本地时钟和基准时钟进行3倍频后,对数据总线进行3倍采样,完成同步头检测、相位锁定、采样、缓存和各数据传输通道码流的对齐处理。本发明具备相位重新锁定时间短、响应速度快的优点,特别适合于多点互联高速串行总线通信领域。

    一种面向多点互联应用的串行总线冗余通信方法

    公开(公告)号:CN104135412B

    公开(公告)日:2017-07-28

    申请号:CN201410362828.1

    申请日:2014-07-28

    Abstract: 本发明公开了一种面向多点互联应用的串行总线冗余通信方法,主站点按命令格式完成组帧和并转串操作,在串行总线全部五条数据传输通道中任意四条数据传输通道上发出命令;从站点监听数据总线并对通道进行识别和命令提取操作,待检测到一条针对本站点的传输命令后,从站点完成响应格式组帧和并转串操作,并发出响应;若响应格式错误或无响应,主站点发出故障诊断命令;主站点检测从站点发出的故障诊断响应,根据诊断结果,从五条数据传输通道中重新选择四条数据传输通道作为下一次传输使用的数据传输通道;主站点重新发出上一次传输命令,直至收到正确的传输响应或重传次数达到预设最大值。

    一种适用于多点互联应用场合的高速串行总线采样系统

    公开(公告)号:CN104135413A

    公开(公告)日:2014-11-05

    申请号:CN201410364957.4

    申请日:2014-07-29

    Abstract: 本发明公开了一种适用于多点互联应用场合的高速串行总线采样系统。所述系统由一个主站点和若干个从站点组成,主站点与从站点之间的传输通道包括2条时钟传输通道和若干条数据传输通道。主站点对本地时钟信号进行复制、输出2条同频的时钟信号至从站点;从站点对主站点提供的两条时钟信号进行实时检测,从中选择一条正常的时钟信号作为从站点的基准时钟。主、从站点分别对本地时钟和基准时钟进行3倍频后,对数据总线进行3倍采样,完成同步头检测、相位锁定、采样、缓存和各数据传输通道码流的对齐处理。本发明具备相位重新锁定时间短、响应速度快的优点,特别适合于多点互联高速串行总线通信领域。

    一种面向多点互联应用的串行总线冗余通信方法

    公开(公告)号:CN104135412A

    公开(公告)日:2014-11-05

    申请号:CN201410362828.1

    申请日:2014-07-28

    Abstract: 本发明公开了一种面向多点互联应用的串行总线冗余通信方法,主站点按命令格式完成组帧和并转串操作,在串行总线全部五条数据传输通道中任意四条数据传输通道上发出命令;从站点监听数据总线并对通道进行识别和命令提取操作,待检测到一条针对本站点的传输命令后,从站点完成响应格式组帧和并转串操作,并发出响应;若响应格式错误或无响应,主站点发出故障诊断命令;主站点检测从站点发出的故障诊断响应,根据诊断结果,从五条数据传输通道中重新选择四条数据传输通道作为下一次传输使用的数据传输通道;主站点重新发出上一次传输命令,直至收到正确的传输响应或重传次数达到预设最大值。

    一种多冗余计算机系统低频时钟信号同步电路

    公开(公告)号:CN203870506U

    公开(公告)日:2014-10-08

    申请号:CN201420167429.5

    申请日:2014-04-08

    Abstract: 一种多冗余计算机系统低频时钟信号同步电路,包括外部低频时钟同步和本地低频时钟延时电路、多数表决电路、信号上升沿检测电路、相位偏差判决与可加载相位计数器电路、本地相位校正后低频时钟产生电路。本实用新型采用计数范围为[0,N-1]的可装载计数器,实现本地工作时钟的N分频信号,并提供给其余冗余计算机系统使用。冗余计算机系统任一计算机电路对此分频信号和其它计算机电路提供的分频信号分别进行延时和同步处理后,进行多数表决。在提取表决后信号的上升沿时刻,考虑信号同步与表决引入的时钟延迟影响,对本地分频信号的可加载相位计数器值进行必要重置,从而实现冗余计算机系统工作时钟信号的反馈控制,进而实现时钟信号的同步。

Patent Agency Ranking