-
公开(公告)号：CN113607511B
公开(公告)日：2023-12-08
申请号：CN202110700211.6
申请日：2021-06-23
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明涉及半导体芯片制造技术领域，公开了制备功率芯片待分析样品的方法和功率芯片待分析样品。该方法包括如下步骤：(1)提供用于承载功率芯片的载体，所述载体存在至少一个倾斜角度α为30‑60°的载体平面；(2)将功率芯片固定于所述载体平面上，且所述功率芯片的衬底朝向所述载体平面，得到功率芯片样品；(3)沿水平方向将功率芯片样品进行研磨，得到功率芯片截面；(4)将功率芯片截面进行染色，得到功率芯片待分析样品。采用本发明的方法制备功率芯片
-
公开(公告)号：CN114203592A
公开(公告)日：2022-03-18
申请号：CN202111473541.2
申请日：2021-11-29
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明实施例提供一种芯片局部涂覆装置，属于芯片分析处理设备技术领域，所述装置包括：机箱、涂覆装置、载物台和显微镜，所述机箱的一侧开设有涂覆作业口，所述涂覆装置包括涂覆探针，所述涂覆装置安装在所述机箱内部，且所述涂覆探针从所述涂覆作业口伸出至所述机箱外部，所述显微镜和所述载物台固定安装在所述涂覆作业口上下两侧的机箱上，且所述载物台位于所述涂覆作业口的下方，所述显微镜位于所述涂覆作业口的上方。通过涂覆装置在芯片坑洼或层数较少的部位涂覆覆盖材料，利用覆盖材料的遮挡性和粘附性对芯片坑洼或层数较少的部位形成保护膜，以实现在干法刻蚀和湿法刻蚀去层过程中仅将层数多的部位进行去层，使芯片处于同一层次。
-
公开(公告)号：CN108846171A
公开(公告)日：2018-11-20
申请号：CN201810523411.7
申请日：2018-05-28
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种仿真MOSFET温度电学特性的子电路模型的建立方法，包括以下步骤：分别在常温、第一温度、第二温度下对MOSFET进行电学特性测试并记录实际的电学特性曲线，其中第一温度是-40度以下，第二温度是125度以上；根据常温下的电学特性测试结果提取BSIM模型；在所述BSIM模型基础上定义等效温变电阻以及温度补偿因子得到一个初步的子电路模型；根据在常温、所述第一温度、所述第二温度下的电学特性测试结果，调整等效温变电阻以及温度补偿因子的值使得最终的子电路模型仿真的电学特性曲线能够精确地拟合所述实际的电学特性曲线。所述仿真MOSFET温度电学特性的子电路模型的建立方法可以实现在更宽的温度区间子电路模型仿真的电学特性曲线更加拟合实际情况。
-
公开(公告)号：CN113607511A
公开(公告)日：2021-11-05
申请号：CN202110700211.6
申请日：2021-06-23
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明涉及半导体芯片制造技术领域，公开了制备功率芯片待分析样品的方法和功率芯片待分析样品。该方法包括如下步骤：(1)提供用于承载功率芯片的载体，所述载体存在至少一个倾斜角度α为30‑60°的载体平面；(2)将功率芯片固定于所述载体平面上，且所述功率芯片的衬底朝向所述载体平面，得到功率芯片样品；(3)沿水平方向将功率芯片样品进行研磨，得到功率芯片截面；(4)将功率芯片截面进行染色，得到功率芯片待分析样品。采用本发明的方法制备功率芯片待分析样品，可以增大功率芯片截面的染色面积，增强芯片截面的染色效果，有利于功率芯片结构的准确判断。
-
公开(公告)号：CN108846171B
公开(公告)日：2021-06-29
申请号：CN201810523411.7
申请日：2018-05-28
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G06F30/3308
Abstract: 本发明公开了一种仿真MOSFET温度电学特性的子电路模型的建立方法，包括以下步骤：分别在常温、第一温度、第二温度下对MOSFET进行电学特性测试并记录实际的电学特性曲线，其中第一温度是‑40度以下，第二温度是125度以上；根据常温下的电学特性测试结果提取BSIM模型；在所述BSIM模型基础上定义等效温变电阻以及温度补偿因子得到一个初步的子电路模型；根据在常温、所述第一温度、所述第二温度下的电学特性测试结果，调整等效温变电阻以及温度补偿因子的值使得最终的子电路模型仿真的电学特性曲线能够精确地拟合所述实际的电学特性曲线。所述仿真MOSFET温度电学特性的子电路模型的建立方法可以实现在更宽的温度区间子电路模型仿真的电学特性曲线更加拟合实际情况。
-
Patent Agency Ranking
公开(公告)号：CN214953920U
公开(公告)日：2021-11-30
申请号：CN202120529480.6
申请日：2021-03-12
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本实用新型实施例提供一种用于芯片测试的夹具和芯片测试装置，属于芯片测试分析领域。所述夹具包括：第一板和第二板；所述第一板的表面具有用于与芯片的管脚相接触的触点；所述第二板上可伸缩地连接有多个按压件。本实用新型提供的用于芯片测试的夹具，适用于不同管脚数量的BGA封装芯片与测试机的连接，可以使被测芯片在测试过程中稳定接触触点，芯片的安装与拆卸方便。
-
公开(公告)号：CN208888290U
公开(公告)日：2019-05-21
申请号：CN201920516048.6
申请日：2019-04-17
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本实用新型公开了一种具有稳定接触的微探针，包括：主针轴，其具有头部，主针轴的头部用于与芯片焊盘形成接触；以及多个辅助针须，其设置于主针轴的侧部，并且辅助针须靠近主针轴头部，辅助针须与主针轴之间的夹角小于90度。其中辅助针须用于稳固主针轴头部与芯片焊盘的接触位置，主针轴与辅助针须被设置为：当微探针与芯片焊盘接触时，主针轴与芯片焊盘的夹角小于90度，并且辅助针须与芯片焊盘的夹角大于主针轴与芯片焊盘的夹角。当主针轴头部与芯片焊盘接触时，多个辅助针须能够同时与芯片焊盘接触。本实用新型由于辅助针须与芯片焊盘的接触，使得主针轴向前滑动的摩擦力增大，从而起到稳固微探针与芯片焊盘接触的作用。
-
公开(公告)号：CN216902809U
公开(公告)日：2022-07-05
申请号：CN202122967390.8
申请日：2021-11-29
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本实用新型实施例提供一种芯片局部涂覆装置，属于芯片分析处理设备技术领域，所述装置包括：机箱、涂覆装置、载物台和显微镜，所述机箱的一侧开设有涂覆作业口，所述涂覆装置包括涂覆探针，所述涂覆装置安装在所述机箱内部，且所述涂覆探针从所述涂覆作业口伸出至所述机箱外部，所述显微镜和所述载物台固定安装在所述涂覆作业口上下两侧的机箱上，且所述载物台位于所述涂覆作业口的下方，所述显微镜位于所述涂覆作业口的上方。通过涂覆装置在芯片坑洼或层数较少的部位涂覆覆盖材料，利用覆盖材料的遮挡性和粘附性对芯片坑洼或层数较少的部位形成保护膜，以实现在干法刻蚀和湿法刻蚀去层过程中仅将层数多的部位进行去层，使芯片处于同一层次。
-
公开(公告)号：CN215493332U
公开(公告)日：2022-01-11
申请号：CN202121226222.7
申请日：2021-06-02
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本实用新型提供一种超声波无损检测设备，属于元器件缺陷检测技术领域。所述无损检测设备包括超声波头、移动装置、夹持装置、底板和样品池；所述超声波头位于所述移动装置上，用于产生并且检测超声波信号；所述移动装置用于带动所述超声波头移动；所述夹持装置用于夹持待测样品；所述底板用于支撑所述待测样品；所述样品池用于容纳所述待测样品、底板和所述夹持装置；所述夹持装置包括固定部件和活动部件，所述固定部件固定于所述底板上，所述活动部件与所述固定部件相连接，以形成中空结构。本实用新型提供的无损检测设备，待测样品扫描图像清晰度高，可以自动显示待测样品缺陷的位置及大小。
-
公开(公告)号：CN117293192B
公开(公告)日：2024-02-13
申请号：CN202311589002.4
申请日：2023-11-27
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/10 , H01L29/06 , H01L21/336
Abstract: 本申请公开了一种多沟道半导体器件、工艺、芯片及电子设备，属于半导体技术领域。多沟道半导体器件包括：衬底；导电层，形成于衬底上，导电层包括沿横向依次排布的源区、体区、漂移区和漏区，漂移区内设有至少一个沿横向延伸的隔离区，以在漂移区内限定出至少两条导电沟道；栅介质层，形成于导电层上，且位于体区和至少部分漂移区上方；栅电极层，形成于栅介质层上。通过在漂移区设置隔离区形成多条导电沟道，载流子分为多个路径，单条路径下的载流子数目减少，在漏端电场作用下，漏端碰撞电离出的电子空穴对数目减少，热载流子注入效应得到抑制，器件可靠性提升；同时多个导电通道有助于获得更低的导通电阻，隔离区也可以提高器件的耐压能力。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.067 seconds)
