一种物理不可克隆功能的电路实现方法

    公开(公告)号:CN107766749B

    公开(公告)日:2021-03-23

    申请号:CN201711126167.2

    申请日:2017-11-15

    Abstract: 本发明提出了一种基于物理不可克隆功能电路的基础单元实现方式。该PUF电路的基础单元物理实现具有简单可靠,功耗低,易扩展和失效率低等特点,并具有较强的抗老化能力。该PUF基本单元由固定电阻与等效可变电阻并联的方式实现。在芯片加工过程中,由于采取特殊结构的等效可变电阻受半导体加工制程的影响,会导致其阻值波动较大,通过与固定电阻并联后得到并联阻值。通过读取电路读取每个PUF单元并联阻值的变化,可以转换为1bit的PUF数据。通过增加该PUF单元,复用或增加读出电路,可以得到任意位数的PUF数据输出。

    一种抵抗侧信道攻击的DES掩码方法

    公开(公告)号:CN103647638A

    公开(公告)日:2014-03-19

    申请号:CN201310636901.5

    申请日:2013-12-03

    Inventor: 冀利刚 陈波涛

    Abstract: 本发明提出一种可抵御侧信道攻击技术的DES的掩码方法。该方法通过实现两路DES,其中一路用于掩码后数据的加解密,另一路用于脱掩值的计算。在DES执行流程中,初始IP置换前先进行掩码,并且16个子轮中再分别引入16个不同的随机数进行掩码,大幅度地消除了功耗与操作数据的相关性,极大地增加了攻击者利用侧信道手段攻击DES的代价,因此该方法可广泛应用于带有DES安全运算模块的电子芯片中。

    利用HDL扩展串口的SoC系统在线调试方法

    公开(公告)号:CN100422953C

    公开(公告)日:2008-10-01

    申请号:CN200510135528.0

    申请日:2005-12-30

    Inventor: 陈波涛 马依迪

    Abstract: 本文发明了一种可以实现SoC系统在线调试的方法。在SoC(System on Chip)及嵌入式系统程序开发过程中,将已有IP核的串口资源进行扩展,并设置选择,利用FPGA可重复配置的便利性,使得用户可以根据FPGA仿真板的结构任意选择目标系统的调试方式,即JTAG方式或者串口方式。当选择串口方式调试时利用扩展的串口,不占用目标系统的串口资源。当程序调试完毕可以即时将程序写入目标存储器中。这样在使用不同IP核时即可以有针对的选择程序调试方式,实现了在线调试的同时又不会占用目标系统的串口资源,提高了程序调试效率。

    适用于Jpeg2000标准的高速比特平面解码方法及电路

    公开(公告)号:CN101192303B

    公开(公告)日:2010-04-07

    申请号:CN200610144044.7

    申请日:2006-11-24

    Abstract: 本发明公开了一种针对ISO/IEC JPEG2000图像压缩编解码标准中EBCOT系数比特平面快速解码的实现方法及其电路结构,以提高JPEG2000 EBCOT解码效率。本发明提出的位平面解码电路将原码块扩展虚拟象素构成新的码块,分三个bank存储系数及系数的状态信息,减小了存储器的访问量。并且采用6×4的窗口对系数进行扫描,加速了解码过程;同时利用并行技术进一步提高了总的EBCOT解码吞吐量。本发明可以提高JPEG2000图像解码效率,可以广泛应用于数码影像产品中。

Patent Agency Ranking